 
|
|
|
モリタ ヒカル
Morita Hikaru 森田 光 所属 神奈川大学 情報学部 システム数理学科 神奈川大学大学院 工学研究科 工学専攻（情報システム創成領域） 職種 教授 |
|
| 言語種別 | 日本語 |
| 発行・発表の年月 | 2021/01 |
| 形態種別 | その他 |
| 標題 | ZDDのGarbled Circuit構成法のシミュレーションによる性能評価 |
| 執筆形態 | 共著 |
| 掲載誌名 | 2021年 暗号と情報セキュリティシンポジウム（SCIS2021), 3B4-4 |
| 掲載区分 | 国内 |
| 著者・共著者 | 増井 孝之、森田 光 |
| 概要 | 著者らはZDDのGarbled Circuit構成法を提案し, 秘匿データの等価性を計算する論理関数におけるメモリ圧縮効果と, semi-honest仮定での安全性を示した. 本稿では各種論理関数に対してシミュレーションを実施した. 例えば, 平均でBDDより40%の枝が削減されているZDDに対して, Garbled Circuit化する本手法を適用すれば暗号文数を平均40%削減でき, 計算時間を平均15%削減可能であることを確認した. |
Copyright © Kanagawa University. All Rights Reserved.