 
|
|
|
モリタ ヒカル
Morita Hikaru 森田 光 所属 神奈川大学 情報学部 システム数理学科 神奈川大学大学院 工学研究科 工学専攻（情報システム創成領域） 職種 教授 |
|
| 言語種別 | 日本語 |
| 発行・発表の年月 | 2020/03 |
| 形態種別 | その他 |
| 標題 | ZDDのGarbled Circuit法 |
| 執筆形態 | 共著 |
| 掲載誌名 | ISEC2019-110 |
| 掲載区分 | 国内 |
| 著者・共著者 | 増井孝之, 森田 光 |
| 概要 | Krugerらは論理関数の表現手法であるBDDのGarbled Circuitの構成法を提案し, メモリ圧縮効果があり, semi-honest仮定での安全性があることを示した. 本稿では, BDDの改良型であるZDDにおけるGarbled Circuitの構成法を提案し, そのメモリ圧縮効果について考察をする.
信学技報, vol. 119, no. 474, ISEC2019-110, pp. 167-170, 2020年3月. |
Copyright © Kanagawa University. All Rights Reserved.