研究者情報 | 神奈川大学

モリタ　ヒカル Morita Hikaru 森田　光所属神奈川大学情報学部システム数理学科神奈川大学大学院工学研究科工学専攻（情報システム創成領域）職種教授
発表年月日	2021/01/21
発表テーマ	ZDDのGarbled Circuit構成法のシミュレーションによる性能評価
発表学会名	2021年　暗号と情報セキュリティシンポジウム（SCIS2021), 3B4-4
主催者	電子情報通信学会　情報セキュリティ研究専門委員会（ISEC研究会）
学会区分	研究会・シンポジウム等
発表形式	口頭（一般）
単独共同区分	共同
開催地名	オンライン
発表者・共同発表者	増井孝之、森田光
概要	著者らはZDDのGarbled Circuit構成法を提案し, 秘匿データの等価性を計算する論理関数におけるメモリ圧縮効果と, semi-honest仮定での安全性を示した. 本稿では各種論理関数に対してシミュレーションを実施した. 例えば, 平均でBDDより40%の枝が削減されているZDDに対して, Garbled Circuit化する本手法を適用すれば暗号文数を平均40%削減でき, 計算時間を平均15%削減可能であることを確認した.