研究者情報 - 水野　智久

（最終更新日：2023-05-16 11:43:27）

  ミズノ　トモヒサ   Mizuno Tomohisa
  水野　智久
   所属   神奈川大学理学部理学科

神奈川大学大学院理学研究科理学専攻（物理学領域）

職種教授

■ 専門分野

半導体物理・工学, ナノテクノロジー, 量子ドット　（キーワード：Semiconductor nanostructures）

■ 学歴・学位

1.	1981/04～1982/10	名古屋大学大学院理学研究科宇宙理学専攻博士課程中退
2.	1979/04～1981/03	名古屋大学大学院理学研究科宇宙理学専攻修士課程修了修士
3.	1991/06 (学位取得)	名古屋大学工学博士
4.	1974/04～1979/03	名古屋大学理学部物理学科卒業

■ 学位等

工学博士

■ 著書・論文歴

1.	論文	Near infrared photoluminescence of Si_1-xGe_x quantum dots fabricated by double hot Ge⁺/ Si⁺implantation into SiO₂ layer J. Appl. Phys. 133,pp.145703-1-145703-9 （共著） 2023/04
2.	論文	Group-IV-semiconductor quantum-dots in thermal SiO2 layer fabricated by hot-ion implantation technique: different wavelength photon emissions Jpn. J. Appl. Phys. 60(SBBK08),pp.SBBK08-1-SBBK08-11 （共著） 2021/02
3.	論文	Si surface-orientation dependence of SiC-dot formation in bulk-Si substrate using hot-C+-ion implantation technique J. Appl. Phys. (131),pp.074301-1-074301-13 （共著） 2022/02
4.	論文	Physical mechanism for photon emissions from group-IV-semiconductor quantum-dots in quartz-glass and thermal-oxide layers Jpn. J. Appl. Phys. 61,pp.SC1014-1-SC1014-10 （共著） 2022/02
5.	論文	Passivation of cut edges of crystalline silicon by heat treatment in liquid water Jpn. J. Appl. Phys. 62,pp.SK1022 （共著） 2023/04
6.	論文	Influence of High Temperature N₂ Annealing on Photoluminescence of SiC and Si Quantum Dots in SiO₂ Layer Proc. INTERNATIONAL SYMPOSIUM ON SEMICONDUCTOR MANUFACTURING YD-20,pp.1-4 （共著） 2022/12
7.	論文	Near-IR and UV Photon Emissions from SiGe- and C-Quantum-Dots Fabricated by Hot-Ion Implantation into Si-Oxide Layers Extended Abst. of SSDM pp.605-606 （共著） 2022/09
8.	論文	Enhancement of Photon Emissions from Group-IV-Semiconductor Quantum-Dots in Quartz and Thermal-Oxide Layers Extended Abst. of SSDM pp.435-436 （共著） 2021/09
9.	論文	Different Wavelength Photon Emissions from Group-IV-Semiconductor Quantum-Dots Fabricated by Hot-Ion Implantation Technique Extended Abst. of SSDM pp.751-752 （共著） 2020/09
10.	論文	Non-Destructive 9.35GHz Microwave Sensing System for Investigating Electrical Properties of Silicon Extended Abst. of SSDM pp.407-408 （共著） 2020/09
11.	論文	SiC Quantum Dot Formation in SiO2 Layer using Double Hot-Si+/C+-Ion Implantation Technique Jpn. J. Appl. Phys. 59(SG),pp.SGGH02-1-SGGH02-12 （共著） 2020/02
12.	論文	SiC Quantum Dots in Si-Oxide Layer Fabricated by Double Hot-Si+/C+-Ion Implantation Technique Extended Abst. of SSDM pp.887-888 （共著） 2019/09
13.	論文	SiC nano-dot formation in bulk-Si substrate using hot-C+-ion implantation process Jpn. J. Appl. Phys. 58,pp.081004-1-081004-12 （共著） 2019/07
14.	論文	Si Surface Orientation Dependence of SiC Nano-Dot Formation in Hot-C+-Ion Implanted Bulk-Si Substrate Abst. Silicon Nanoelectronics Workshop pp.151-152 （共著） 2019/06
15.	論文	SiC nanodot formation in amorphous-Si and poly-Si substrates using a hot-C+-ion implantation technique Japanese Journal of Applied Physics 58,pp.SBBJ01-1-SBBJ01-10 （共著） 2019/02
16.	論文	SiC Dots in Amorphous-Si and Poly-Si Substrates Fabricated by Hot-C+ -Ion Implantation Extended Abst. of Solid State Devices and Materials pp.803-804 （共著） 2018/09
17.	論文	SiC Nano-Dot Controlled by Hot-C+-Ion Implantation Conditions in Bulk-Si Substrate for Photonic Devices Abst. IEEE Silicon Nanoelectronics Workshop pp.121-122 （共著） 2018/06
18.	論文	Nano-SiC region formation in (100)Si-on-insulator substrate: Optimization of hot-C+-ion implantation process to improve photoluminescence intensity Jpn. J. Appl. Phys. (57),pp.04FB03-1-04FB03-9 （共著） 2018/03
19.	論文	Hot-C+-Ion Implantation Optimization for Forming Nano-SiC Region at Surface (100)SOI Substrate Extended Abst. of SSDM pp.537-538 （共著） 2017/09
20.	論文	SiC Nano-Dots in Bulk-Si Substrate Fabricated by Hot-C+-Ion Implantation Technique Extended Abst. of SSDM pp.597-598 （共著） 2017/09
21.	論文	Material structure of two-/three-dimensional Si-C layers fabricated by hot-C+-ion implantation into Si-on-insulator substrate Jpn. J. Appl. Phys. 56(4S),pp.04CB03-1-04CB03-8 （共著） 2017/03
22.	論文	Novel Band Structure Modulations in Two/Three-Dimensional Silicon Carbon Alloys Extended Abst. of SSDM pp.633-634 （共著） 2016/09
23.	論文	C-atom-induced bandgap modulation in two-dimensional (100) silicon carbon alloys Jpn. J. Appl. Phys. 55,pp.04EB02-1-04EB02-8 （共著） 2016/03
24.	論文	Experimental study on interface region of two-dimensional Si Layers using forming gas annealing Jpn. J. Appl. Phys. 55,pp.04ED04-1-04ED04-8 （共著） 2016/03
25.	論文	Heat treatment in 110 C liquid water used for passivating silicon surfaces Appl. Phys. A 122:440,pp.1-8 （共著） 2016
26.	論文	Experimental Study on Interface Region of Two-Dimensional Si Layers Extended Abst. SSDM pp.1020-1021 （共著） 2015/09
27.	論文	Two Dimensional Si-Based Semiconductor Si1-YCY : C Atom Induced Band Structure Modulation at Visible Region Extended Abst. SSDM pp.1138-1139 （共著） 2015/09
28.	論文	Impurity doping effects on impurity band structure modulation in two dimensional n+ and p+ Si layers for future CMOS Jpn. J. Appl. Phys. 54,pp.04DC05-1-04DC05-6 （共著） 2015/01
29.	論文	Surface-oxide stress induced band-structure modulation in two-dimensional Si layers Jpn. J. Appl. Phys. (54),pp.04DC02-1-04DC02-6 （共著） 2015/01
30.	論文	Laser annealing of plasma-damaged silicon surface Appl. Surface Science 336,pp.73-78 （共著） 2015
31.	論文	Passivation of silicon surfaces by heat treatment in liquid water at 110 °C Jpn. J. Appl. Phys. 54,pp.106503 （共著） 2015
32.	論文	Photoinduced carrier annihilation in silicon pn junction Jpn. J. Appl. Phys. 54,pp.081302 （共著） 2015
33.	論文	Impact of Surface Oxide Layer on Band Structure Modulation in Si Quantum W ell Structures Extended Abst. of SSDM pp.46 （共著） 2014/09
34.	論文	n+/p+-Single Doping Effects on Impurity Band Structure Modulation in Two Dimens ional Si Layers Extended Abst. of SSDM pp.854 （共著） 2014/09
35.	論文	Crystal direction dependence of quantum confinement effects of two-dimensional Si layers fabricated on silicon-on-quartz substrates: modulation of phonon spectra and energy-band structures Jpn. J. Appl. Phys. 53(4),pp.04EC08 （共著） 2014/04
36.	論文	Quantum confinement effects in doped two-dimensional Si layers: novel device design for two-dimensional pn-junction structures Jpn. J. Appl. Phys. 53(4),pp.04EC09 （共著） 2014/04
37.	論文	Anisotropic Phonon-Confinement-Effects/Band-Structure-Modulation of Two-Dimensional Si Layers Fabricated on Silicon-on-Quartz Substrates SSDM pp.96 （共著） 2013/09
38.	論文	Passivation of Silicon Surface by Laser Rapid Heating Proceedings of LAMP （共著） 2013/09
39.	論文	Physical Limitation of pn Junction in Two Dimensional Si Layers for Future CMOS SSDM pp.696 （共著） 2013/09
40.	論文	Experimental Study on Surface-Orientation/Strain Dependence of Phonon Confinement Effects and Band Structure Modulation in Two-Dimensional Si Layers Jpn. J. Appl. Phys. 52,pp.04CC13 （共著） 2013/04
41.	論文	Ion Species Dependence of Relaxation Phenomena of Strained SiGe Layers Formed by Ion Implantation Induced Relaxation Technique Jpn. J. Appl. Phys. 52,pp.04CC05 （共著） 2013/04
42.	論文	低次元半導体構造の研究 Science Journal of Kanagawa University 24,17-24頁（共著） 2013
43.	論文	Ion Species Dependence of Relaxation Phenomena of Strained SiGe Layers Formed by Ion Implantation Induced Relaxation Technique Extended Abst. of SSDM pp.94 （共著） 2012/09
44.	論文	Surface-Orientation/Strain Dependence of Quantum Confinement Effects in Si Monolayers for Future CMOS Devices Extended Abst. of SSDM pp.829 （共著） 2012/09
45.	論文	Postannealing Effects on Strain/Crystal Quality Lateral Source Relaxed/Strained Heterostructures Fabricated by O+ Ion Implantation Jpn. J. Appl. Phys. 51,pp.04DC01 （共著） 2012/04
46.	論文	Experimental Study of Silicon Monolayers for Future Extremely Thin Silicon-on-Insulator Devices: Phonon/Band Structures Modulation Due to Quantum Confinement Effects Japanese Journal of Applied Physics 51(2),pp.02BC03 （共著） 2012/02
47.	論文	Experimental Study of Si Monolayers for Future Extremely-Thin SOIs (ETSOIs): Phonon Confinement Effects and Strain due to Si Bending Extended Abst. of SSDM pp.837 （共著） 2011/09
48.	論文	Lateral Source Relaxed/Strained Layer Heterostructures for Ballistic CMOS: Physical Relaxation Mechanism for Strained Layers by O+ Ion Implantation Extended Abst. of SSDM pp.839 （共著） 2011/09
49.	論文	Abrupt Lateral-Source Heterostructures with Lateral-Relaxed/Strained Layers for Ballistic CMOS Transistors Fabricated by Local O+ Ion Induced Relaxation Technique of Strained Substrates Jpn. J. Appl. Phys. 50,pp.04DC02 （共著） 2011/04
50.	論文	Novel Source Heterojunction Structures with Relaxed-/Strained-Layers for Quasi-Ballistic CMOS Transistors Key Engineering Materials 470(2),pp.72-78 （共著） 2011/02
51.	論文	Experimental Study of Single Source-Heterojunction MOS Transistors (SHOTs) for Quasi-Ballistic Regime: Optimization of Source-Hetero Structures and Electron Velocity Characteristics at Low Temperature Jpn. J. Appl. Phys. 50,pp.010107 （共著） 2011/01
52.	論文	Performance Variations of Ballistic and Quasi-Ballistic MOSFETs - Analytical Variation Model for Virtual Source Potential and kT-Layer Length - Proc. IEEE International Conference on Solid-State and Integrated Circuit Technology pp.pp.847-850 （共著） 2010/11
53.	論文	Abrupt Source Heterostructures with Lateral-Relaxed/Strained Layers for Quasi-Ballistic CMOS Transistors using Lateral Strain Control Technique of Strained Substrates Extended Abst. of SSDM pp.p.45 （共著） 2010/09
54.	論文	Source Heterojunction with Relaxed/Strained-Layers for Quasi-Ballistic CMOS Transistors Extend. Abst. ISTESNE pp.p.66 （共著） 2010/06
55.	論文	New Source Heterojunction Structures with Relaxed-/Strained-Semiconductors for Quasi-Ballistic Complementary-Metal-Oxide-Semiconductor (CMOS) Transistors: Relaxation Technique of Strained-Substrates and Design of Sub-10nm Devices Jpn. J. Appl. Phys. 49,pp.04DC13 （共著） 2010/04
56.	論文	Analysis of Microwave Absorption by Photo-Induced Carriers at PN Junction Formed by Ion Implantation Proceedings of 6th Thin Film Materials & Devices Meeting 100228115-1頁（共著） 2009/11
57.	論文	Novel Source Heterojunction Structures with Relaxed-/Strained-Layers for Quasi-Ballistic CMOS Transistors using Ion Implantation Induced Relaxation Technique of Strained-Substrates Extended Abst. of SSDM p.769-770頁（共著） 2009/10
58.	論文	高速バリスティック伝導用の新構造半導体デバイスの研究：ソースヘテロ構造による電子速度の向上 Science Journal of Kanagawa University 20,177-180頁（単著） 2009/10
59.	論文	Experimental Study for Ballistic MOSFETs using Source Heterojunction Band Offset Structures (Invited) Proc. NSC-JST Nano Device Workshop 50頁（共著） 2008/08
60.	論文	Experimental Study of Single Source-Heterojunction MOS Transistors (SHOTs) under Quasi-Ballistic Transport Symp. VLSI Tech. Dig. 22頁（共著） 2008/06
61.	論文	Physical Mechanism for Hole Mobility Enhancement in (110)-Surface Strained-Si/Strained-SiGe Structures with Anisotropic/Biaxial Strain Extended Abst. of SSDM 728頁（共著） 2007/09
62.	論文	Device Design of High-Speed Source-Heterojunction-MOS-Transistors (SHOT): Optimization of Source Band-Offset and Graded-Heterojunction IEEE Trans. Electron Devices 54,2598-2605頁（共著） 2007
63.	論文	Novel Anisotropic Strain Engineering on (110)-Surface SOI CMOS Devices using Combination of Local/Global Strain Techniques iedm Tech. Dig. 453頁（共著） 2006/12
64.	論文	トランジスタ特性揺らぎの物理応用物理 75,1103頁（単著） 2006/09
65.	論文	Strained-SOI Technology for High-Speed CMOS Operation (Invited) Proc. VLSI-TSA 137頁（共著） 2006
66.	論文	Device Design of High-Speed Source-Heterojunction-MOS-Transistors (SHOT) under 10-nm Regime Extended Abst. of SSDM 262頁（共著） 2005/09
67.	論文	(110)-Surface Strained-SOI CMOS Devices IEEE Trans. Electron Devices 52,367頁（共著） 2005/03
68.	論文	Control of Threshold Voltage and Short Channel Effects in Ultra-Thin Strained-SOI CMOS Devices IEEE Trans. Electron Devices 1780頁（共著） 2005
69.	論文	High Performance (110)-Surface Strained-SOI MOSFETs J. Material Science and Semiconductor Processing 327頁（共著） 2005
70.	論文	High-Speed Source-Heterojunction-MOS-Transistor (SHOT) utilizing High-Velocity Electron Injection IEEE Trans. Electron Devices 52,2690頁（共著） 2005
71.	論文	Subband Structure Engineering for Advanced CMOS Channels Solid State Electronics 694頁（共著） 2005
72.	論文	(110)-Surface Strained-SOI CMOS Technology (Invited) Abst. ISTDM2004(2004). 89頁（共著） 2004
73.	論文	High Velocity Electron Injection MOSFETs for Ballistic Transistors using SiGe/Strained-Si Heterojunction Source Structures 2004 Symp. VLSI Tech.(2004). 202頁（共著） 2004
74.	論文	ひずみSOI-CMOS素子：Si格子定数の変調技術を用いた高速SOI素子技術電子学会論文誌C，電子･情報･システム部門誌,　Vol.124(2004)． 227頁（共著） 2004
75.	論文	Thin Film Strained-SOI CMOS Devices: Physical Mechanism for Reduction of Carrier Mobility IEEE Trans. Electron Devices 1114頁（共著） 2004
76.	論文	(110) Strained-SOI n-MOSFETs with Higher Electron Mobility IEEE Electron Device Lett.,EDL-24(2003). 266頁（共著） 2003
77.	論文	(110)-Surface Strained-SOI CMOS Devices with Higher Carrier Mobility 2003 Symp. VLSI Tech(2003) 97頁（共著） 2003
78.	論文	(110)面高性能ひずみSOI-CMOS 信学技報（電子情報通信学会）,Vol．103，No.259(2003). 25頁（共著） 2003
79.	論文	(110)面高性能ひずみSOI-CMOS素子 SEMIテクノロジーシンポジウム2003講演予稿集(2003) 1-62頁（単著） 2003
80.	論文	Channel Structure Design, Fabrication and Carrier Transport Properties of Strained-Si/SiGe-On-Insulator (Strained-SOI) MOSFETs (Invited) IEDM Tech. Dig.(2003). 57頁（共著） 2003
81.	論文	Control of Threshold Voltage and Short Channel Effects in Ultrathin Strained-SOI CMOS Proc. 2003 IEEE International SOI Conference(2003). 119頁（共著） 2003
82.	論文	Evaluation of Dislacation Density of SiGe-on-Insulator Substrates using Enhanced Secco Etching Method Jpn. J. Appl. Phys.,42(2003). 4476頁（共著） 2003
83.	論文	Fabrication of SiGe-on-Insulator Substrates for High-performance Strained SOI-MOSFETs by Ge-Condensation Technique 203rd ECS Meeting, (2003) (in press). （共著） 2003
84.	論文	Formation of Strained Si / SiGe on Insulator Structure with a (110) Surface Proc. 2003 IEEE International SOI Conference(2003). 130頁（共著） 2003
85.	論文	High Performance strained-SOI CMOS Devices using Thin Film SiGe-on-Insulator Technology IEEE Trans. Electron Devices 988頁（共著） 2003
86.	論文	Physical Limitation of p-n Junction - Statistical Fluctuations of p-n Junction Depth in MOSFET Array- Solid-State Electronics,47,(2003). 957頁（単著） 2003
87.	論文	Physical Mechanism for High Hole Mobility of (110)-Surface Strained- and Unstrained-MOSFETs IEDM Tech. Dig.(2003). 809頁（共著） 2003
88.	論文	ひずみSOI-CMOS素子技術第６５回半導体・集積回路技術シンポジウム講演論文集 (2003)． 34頁（単著） 2003
89.	論文	ひずみSOI基板を用いた高速CMOS技術応用物理,Vol-72(2003) 1130頁（単著） 2003
90.	論文	Strained-Si/SiGe-on-Insulator CMOS Technology 203$^{rd}$ ECS Meeting, (2003) (in press). （共著） 2003
91.	論文	Strained SOI Technology for High-Performance, Low Power CMOS Application (Invited) ISSCC Digest of Technical Papers, (2003). （共著） 2003
92.	論文	Ultrathin Body SiGe-on-Insulator pMOSFETs with High-Mobility SiGe Surface IEEE Trans. Electron Devices,ED-50(2003). 1328頁（共著） 2003
93.	論文	高性能ひずみSOI-CMOS素子技術―キャリア移動度劣化機構と素子設計電子学会研究会資料,　電子デバイス研究会　EDD-03-32－43(2003) 7頁（共著） 2003
94.	論文	Advanced CMOS Technology using Strained-SOI Structures (Invited） Meeting Abstract of 2002 ISTC,Abst. No. 45 (2002). （共著） 2002
95.	論文	Design for Scaled Thin Film Strained-SOI CMOS Devices with Higher Carrier Mobility IEDM Tech. Dig.(2002). 31頁（共著） 2002
96.	論文	Device Structure and Electrical Characteristics of Strained-Si-on-Insulator (Strained-SOI) MOSFETs Material Science and Engineering,B89(2002). 426頁（共著） 2002
97.	論文	Evaluation of Dislocation Density in SiGe on Insulator Substrates by HF Defect Abst. Int. Joint Conf. on Silicon Epitaxy and Heterostructures,V-6 (2002). （共著） 2002
98.	論文	Evaluation of Relaxation of Strained-Si Layers on SiGe-on-Insulator (SGOI) Substrate after Mesa Isolation Abst. ISTDM2002(2002). 139頁（共著） 2002
99.	論文	Experimantal Evidence of Low Dislocation Density of SiGe-on-Insulator Substrates Fabricated by Oxidizing SiGe/SOI Structures Extended Abst. of SSDM(2002) 146頁（共著） 2002
100.	論文	Fabrication and Device Characteristics of Strained-Si-on-Insulator (Strained-SOI) CMOS (Invited) Abst. ISTDM2002(2002). 269頁（共著） 2002
101.	論文	High Performance CMOS Operation of Strained-SOI MOSFETs using Thin Film SiGe-on-Insulator 2002 Symp. VLSI Tech.(2002). 106頁（共著） 2002
102.	論文	High-performance Strained Si-on-Insulator MOSFETs by Novel Fabrication Processes Utilizing Ge-Condensation Technique 2002 Symp. VLSI Tech(2002). 96頁（共著） 2002
103.	論文	Kinetices of Epitaxial Growth of Si and SiGe Films on (110) Si Substrates Abst. ISTDM2002(2002). 239頁（共著） 2002
104.	論文	Nobel SOI p-MOSFETs with Higher Strain in Si Channel Using Double SiGe Hetererostructures IEEE Trans. Electron Devices,ED-49(2002). 7頁（共著） 2002
105.	論文	Relaxed SiGe-on-Insulator Substrates without Thick SiGe Buffer Layers Appl. Phys. Lett.,80(2002). 601頁（共著） 2002
106.	論文	Strained-Si-on-Insulator (Strained-SOI) MOSFETs - Concept, Structure, and Device Characteristics (Invited) Fall Meeting of MRS,Boston, Mat. Res. Soc. Symp. Proc.,vol. 686(2002). 9頁（共著） 2002
107.	論文	Strain relaxation of strained-Si layer on SGOI after FEP process 2002 European Material Research Society（in press) （共著） 2002
108.	論文	微細CMOSスケーリングにおけるチャネル高移動度化の重要性―Si/SiGe系ヘテロ構造における高移動度MOSFET 信学技報（電子情報通信学会）,Vol．166(2002). 77頁（共著） 2002
109.	論文	高性能ひずみSOI-CMOS素子応用物理学会分科会シリコンテクノロジーNo.43(2002)． 37頁（共著） 2002
110.	論文	Advanced SOI-MOSFETs with Strained-Si/SiGe Heterostructures (Invited) IEICE Trans. Electronics,E84-C,(2001) 1423頁（共著） 2001
111.	論文	Advanced SOI p-MOSFETs with Strained-Si Channel on SiGe-on-Insulator Substrate Fabricated by SIMOX Technology IEEE Trans. Electron Devices,ED-48(2001). 1612頁（共著） 2001
112.	論文	A Novel Fabrication Technique of Ultra-thin and Relaxed SiGe Buffer Layers with High Ge Fraction for sub-100 nm Strained Silicon-on-Insulator MOSFETs Jpn. J. Appl. Phys.,40(2001). 2866頁（共著） 2001
113.	論文	Formation of SiGe on Insulator Structure and Approach to Obtain Highly Strained Si Layer for MOSFETs Jpn. J. Appl. Phys.,40(2001). 2875頁（共著） 2001
114.	論文	Non-stationary Electron/Hole Transport in Sub-0.1 μm MOS Devices - Correlation with Mobility and Low-Power CMOS Application IEEE Trans. Electron Devices,ED-48(2001). 338頁（共著） 2001
115.	論文	Novel Fabrication Technique of Relaxed SiGe-on-Insulator Substrtaes without Thick SiGe Buffer Structures Extended Abst. of SSDM(2001). 242頁（共著） 2001
116.	論文	Novel Fully-Depleted SiGe-on-Insulator pMOSFETs with High-Mobility SiGe Surface Channels IEDM Tech. Dig.,(2001). 946頁（共著） 2001
117.	論文	SOI構造におけるひずみSiチャネル層の形成と超高速MOSFETへの応用電気学会　電子・情報・システム部門大会　講演論文集Ⅱ(2001).　 325頁（共著） 2001
118.	論文	Strained-Si-on-Insulator (Strained-SOI) MOSFETs- Concept, Structures and Device Characteristics IEICE Trans. Electronics,E84-C,(2001). 1043頁（共著） 2001
119.	論文	ひずみの導入により高移動度化した新構造SOI-MOSFET 東芝レビュー，Vol.５６，（２００１）． 58頁（共著） 2001
120.	論文	招待講演:ひずみSOI MOSFETの素子構造と電気的特性信学技報（電子情報通信学会）,Vol．100(2001). 31頁（共著） 2001
121.	論文	●●● Thin Solid Films,369(2000). 199頁（共著） 2000
122.	論文	Advanced SOI-MOSFETs with Strained-Si Channel for High Speed CMOS - Electron/Hole Mobility Enhancement - Symp. VLSI Tech.Dig(2000). 210頁（共著） 2000
123.	論文	Advanced SOI-MOSFETs with Strained-Si/SiGe Heterostructures (Invited) Proc. TWHM (2000). 88頁（共著） 2000
124.	論文	A Novel Fabrication Technique of Ultra-thin and Relaxed SiGe Buffer Layers with High Ge Content for sub-100 nm Strained Silicon-on-Insulator MOSFETs Extended Abst. of SSDM(2000). 472頁（共著） 2000
125.	論文	Design of SiGe/buried oxide layered structure to form highly strained Si layer on insulator for SOI MOSFETs Extended Abst. of SSDM (2000). 474頁（共著） 2000
126.	論文	Electron and Hole Mobility Enhancement in Strained-Si MOSFETs on SiGe-on-Insulator Substrates Fabricated by SIMOX Technology IEEE Electron Device Lett.,EDL-21, (2000). 230頁（共著） 2000
127.	論文	New Channel Engineering for Sub-100 nm MOS Devices Considering Both Carrier Velocity Overshoot and Statistical Performance Fluctuations IEEE Trans. Electron Devices,ED-47,(2000). 756頁（共著） 2000
128.	論文	ひずみＳｉチャネルを有する高性能ＳＯＩ－ＭＯＳＦＥＴｓＳＥＭＩテクノロジーシンポジウム2000講演予稿集（２０００）． 8-54頁（単著） 2000
129.	論文	Fabrication of strained silicon layer on thin relaxed SiGe/SiO₂ layer using SIMOX technology Abst. Int. Joint Conf. on Silicon Epitaxy and Heterostructures,E-3 (1999). （共著） 1999
130.	論文	High Performance Strained-Si p-MOSFETs on SiGe-on-Insulator Substrates Fabricated by SIMOX Technology IEDM Tech. Dig.,(1999). 934頁（共著） 1999
131.	論文	Electron/hole Velocity Overshoot in Sub-100 nm Si-MOSFETs and Its Application for Low Voltage Operation (Invited) Proc. SPIE - Ultrafast Phenomena in Semiconductors II (San Jose),vol.3277(1998). 150頁（単著） 1998
132.	論文	Physical Limitation and Design for Sub-0.1-μm MOS Devices: Carrier Velocity Overshoot and Performance Fluctuation Electronics and Communications in Japan,81(1998). 18頁（共著） 1998
133.	論文	サブ０．１μｍＭＯＳ構造素子における問題点と素子設計法―キャリア速度オーバーシュートと特性ゆらぎをもとにー電子情報通信学会論文誌Ｃ―ＩＩ，ｖｏｌ．Ｊ８１－Ｃ－ＩＩ（１９９８）． 320頁（単著） 1998
134.	論文	Experimental Analysis of Carrier Velocity Degradation in Sub-0.1 mm Fully-Depleted SOI-MOSFETs Jpn. J. Appl. Phys.,36(1997). 1543頁（共著） 1997
135.	論文	Experimental Study of Non-Stationary Electron Transport in Sub-0.1 mm Metal-Oxide-Silicon Devices - Velocity Overshoot and Its Degradation Mechanism - J. Appl. Phys.,82(1997). 5235頁（共著） 1997
136.	論文	Non-Stationary Electron/Hole Transport in Sub-0.1mm MOS Devices - Degradation Mechanism and Low Power Application - Extended Abst. of SSDM(1997). 158頁（共著） 1997
137.	論文	ＭＯＳ構造素子におけるキャリア速度オーバーシュートの限界信学技報（電子情報通信学会）ｖｏｌ．９６，ｎｏ．５７０（１９９７）． 45頁（共著） 1997
138.	論文	Experimental Study of Carrier Velocity Overshoot in Sub -0.1 mm Devices - Physical Limitation of MOS Structures IEDM Tech. Dig.,(1996). 109頁（共著） 1996
139.	論文	High Performance 0.05 mm SOI MOSFET-Possibility for Velocity Overshoot- Jpn. J. Appl. Phys.,35(1996). 960頁（共著） 1996
140.	論文	Influence of Statistical Spatial-Nonuniformity of Dopant Atoms on Threshold Voltage in a System of Many MOSFETs Jpn. J. Appl. Phys.,35,(1996) 842頁（単著） 1996
141.	論文	The Impact of Floating-Body Effect Suppression on SOI Integrated Circuits IEDM Tech. Dig.,(1996). 855頁（共著） 1996
142.	論文	Velocity Overshoot and Gm Limitation in Sub-0.1 μm Fully-Depleted SOI-MOSFETs Extended Abst. of SSDM(1996). 491頁（共著） 1996
143.	論文	Velocity Overshoot Greater Than 107 cm/s at Room Temperature in Sub-0.1 mm Silicon-On-Insulator Devices Appl. Phys. Lett.,69(1996). 106頁（共著） 1996
144.	論文	微細ＭＯＳトランジスタ特性揺らぎの問題電子情報通信学会誌，ｖｏｌ．７９（１９９６）． 607頁（単著） 1996
145.	論文	A High Performance 0.05 mm MOSFET with Thin SOI/Buried Oxide Structure Extended. Abst. of SSDM(1995). 560頁（単著） 1995
146.	論文	Experimental evidence for statistical-inhomogeneous distributed dopant atoms in a Si metal-oxide-semiconductor field-effect transistor J. Appl. Phys.,77(1995). 3538頁（共著） 1995
147.	論文	Statistical Performance-Instability Due to Three-Dimensional Nonuniformity of Dopant Atoms in a System of Many MOSFETs Extended Abst. of SSDM(1995). 824頁（単著） 1995
148.	論文	Experimental Study of Threshold Voltage Fluctuation due to Statistical Variation of Channel Doping Number in MOSFET's IEEE Trans. Electron Devices,ED-41(1994). 2216頁（共著） 1994
149.	論文	Inverter Performance of 0.10 mm CMOS Operating at Room Temperature IEEE Trans. Electron Devices,ED-41(1994). 2399頁（共著） 1994
150.	論文	Performance Fluctuations of 0.10 μm MOSFETs - Limitation of 0.1 μm ULSIs - Symp. VLSI Tech. Dig(1994). 13頁（共著） 1994
151.	論文	Physical Limitation of ULSIs due to Performace Fluctuations of MOSFETs IEICE Technical Report,vol.94, no.186, (1994). 13頁（単著） 1994
152.	論文	０．２μｍ素子のゆらぎ問題を回避，低電圧化のメリットを享受低電力ＬＳＩの技術白書（日経マイクロデバイス別冊），日経ＢＰ社（１９９４）． 228頁（単著） 1994
153.	論文	ウェル工程を改良しただけで低電力化と高速化を両立できるＳＪＥＴ低電力ＬＳＩの技術白書（日経マイクロデバイス別冊），日経ＢＰ社（１９９４）． 223頁（共著） 1994
154.	論文	Analytical Model for High-Performance Shallow-Junction-Well Transistor (SJET) with a Fully Depleted Channel Structure IEEE Trans. Electron Devices,ED-40, (1993). 105頁（単著） 1993
155.	論文	Anomalous Resistance in 0.1 mm-Region Ti-Silicided Poly Si Gate Extended Abst. of SSDM(1993). 458頁（共著） 1993
156.	論文	Experimental Study of Threshold Voltage Fluctuations using an 8k MOSFET's Array Symp. VSLI Tech.Dig.(1993). 41頁（共著） 1993
157.	論文	High-Performance 0.10-mm CMOS Devices Operating at Room Temperature IEEE Electron Device Lett.,EDL-14(1993). '51頁（共著） 1993
158.	論文	Impact of Contact Resistance and Junction Capacitance on the Switching Performance in Scaled 0.1 mm CMOS Devices Extented Abst. of SSDM(1993). 32頁（共著） 1993
159.	論文	０．１μｍＣＭＯＳの室温動作実証と性能解析電子デバイス研究会（電気学会），ＥＤＤ－９３－１４（１９９３）． 1頁（共著） 1993
160.	論文	Gate-Fringing Field Effects on High Performance in High Dielectric LDD Spacer MOSFETs IEEE Trans. Electron Devices,ED-39(1992) 982頁（共著） 1992
161.	論文	High Speed 0.1 μm CMOS Devices Operating at Room Temperature Extented Abst. of SSDM(1992). 487頁（共著） 1992
162.	論文	Hot-Carrier Effects in 0.1 μm Gate Length CMOS Devices IEDM Tech. Dig(1992). 695頁（共著） 1992
163.	論文	室温動作０．１μｍＣＭＯＳの試作及び評価信学技報（電子情報通信学会），ＳＤＭ９２－１７０（１９９２）． 15頁（共著） 1992
164.	論文	High Performance Characteristics in Trench Dual-Gate MOSFET (TDMOS) IEEE Trans. Electron Devices,ED-38(1991). 2121頁（共著） 1991
165.	論文	High Performance Shallow Junction Well Transistor (SJET) Symp. VLSI Tech.Dig. (1991). 109頁（共著） 1991
166.	論文	Hot-Carrier Injection Suppression due to the Nitride-Oxide LDD Spacer Structure IEEE Trans. Electron Devices,ED-38(1991). 584頁（共著） 1991
167.	論文	A 45ns 16Mb DRAM with Triple-Well Structure IEEE J.Solid-State Circuts,SC-24(1989). 1170頁（共著） 1989
168.	論文	A 45ns 16Mb DRAM with Triple-Well Structure ISSCC Digest of Technical Papers (1989). 248頁（共著） 1989
169.	論文	High Dielectric LDD Spacer Technology for High Performance MOSFET Using Gate-Fringing Field Effects IEDM Tech. Dig(1989). 613頁（共著） 1989
170.	論文	Process Technologies for a High Speed 16M DRAM with Trench Type Cell Symp. VLSI Tech. Dig(1989). 67頁（共著） 1989
171.	論文	Analytical Model for Oblique Ion Reflection at the Si Surface IEEE Trans. Electron Devices,ED-35(1988). 2323頁（共著） 1988
172.	論文	High Speed and Highly Reliable Trench MOSFET with Dual-Gate Symp. VLSI Tech. Dig(1988). 23頁（共著） 1988
173.	論文	Si₃N₄/SiO₂ Spacer Induced High Reliability in LDDMOSFET and Its Simple Degradation Model IEDM Tech. Dig(1988). 234頁（共著） 1988
174.	論文	Oxidation Rate Reduction in the Submicrometer LOCOS Process IEEE Trans. Electron Devices,ED-34(1987). 2255頁（共著） 1987
175.	論文	New Degradation Phenomena by Source and Drain Hot-Carriers in Half-Micron　P-MOSFET IEDM Tech. Dig(1986). 726頁（共著） 1986
176.	論文	A New Degradation Mechanism of Current Drivability and Reliability of Asymmetrical LDD MOSFET's IEDM Tech. Dig(1985). 250頁（共著） 1985
177.	論文	An Optimized and Reliable LDD Structure for 1 mm NMOSFET Based on Substrate Current Analysis IEEE Trans. Electron Devices.ED-32,(1985). 429頁（共著） 1985
178.	論文	Electrical Properties for MOS LSI's Fabricated Using Stacked Oxides SWAMI Technology IEEE Trans. Electron Devices,ED-32(1985). 2243頁（共著） 1985
179.	論文	Reduction of Thermal Oxidation Rate in Fine Silicon Pattern ECS Extented Abst.,vol 83-2(1983). pp.480 （共著） 1983
180.	その他	12万倍に増えた！進化する記録メディア Newton／ニュートンプレス (3月),72頁 2007/03
181.	その他	（110）面ひずみ及び無ひずみ素子における正孔移動度特性春季応物予稿集，講演番号29p-ZH-7，(2004). （共著） 2004
182.	その他	高性能ひずみSOI-CMOS素子秋季応物予稿集，講演番号24p-YF-2(2002). （共著） 2002
183.	その他	Application of Strained-Si Films and Strained-Si-on-Insulator Structures to Advanced CMOS 1st International WorkShop on New Group IV (Si-Ge-C) Semiconductors Control of Properties and Applications to Ultrahigh Speed and Opto-Electronic Devices,Sendai (2001.1.21.) （共著） 2001/01
184.	その他	Temperature Effects on Oxidization Process of SiGe-on-Insulator Structures to Form Thin and High-Ge-content SiGe Virtual Substrates 1st International WorkShop on New Group IV (Si-Ge-C) Semiconductors Control of Properties and Applications to Ultrahigh Speed and Opto-Electronic Devices, Sendai(2001.1.21.) （共著） 2001/01
185.	その他	Device Structure and Electrical Characteristics of Strained-Si-on-Insulator (Strained-SOI) MOSFETs (Invited) 2nd International Conference on Silicon Epitaxy and Heterostructures Symposium D of the E-MRS 2001 Spring Meeting,Strasbourg, France, June 4-8, 2001 （共著） 2001
186.	その他	ITOX法を用いた高品質/応力緩和SGOI基板技術秋季応物予稿集，講演番号11p-M-4(2001). （共著） 2001
187.	その他	SiGe2層構造化によるひずみSOI-MOSFETの正孔移動度向上春季応物予稿集，講演番号30p-ZL-4(2001). （共著） 2001
188.	その他	ひずみＳｉチャネルを有するＳＯＩ－ＭＯＳＦＥＴにおける正孔移動度向上春季応物予稿集，講演番号30a-YB-5，(2000). （共著） 2000
189.	その他	ひずみＳｉチャネルを有する超高速ＳＯＩ－ＭＯＳＦＥＴの提案とその製法春季応物予稿集，講演番号30a-YB-4，(2000). （共著） 2000
190.	その他	イントロダクトリートーク：０．１ｕｍ世代総合技術春季応物予稿集，講演番号28a-YF-1，(1999). （単著） 1999
191.	その他	ＭＯＳ素子における拡散層接合深さの統計的ゆらぎの問題春季応物予稿集，講演番号16p-P10-2，(1998). （単著） 1998
192.	その他	高速化と特性ゆらぎ抑制が両立する新ＭＯＳ素子設計法（Ⅰ）秋季応物予稿集，講演番号29p-Q-12，(1998)．（単著） 1998
193.	その他	Novel Statistical Fluctuation of Dopant Concentration and Its Influence on Scaled MOS Device Performance Proc. IEEE International Workshop on Statistical Metrology (Kyoto)(1997). 16頁（単著） 1997
194.	その他	Ｓｉ酸化の不純物濃度の統計的ゆらぎへの影響（Ⅰ）秋季応物予稿集，講演番号3p-G-5，(1997). （単著） 1997
195.	その他	０．１mｍＣＭＯＳのホットキャリア効果の特徴（Ⅰ）春季応物予稿集,講演番号30p-ZT-11，(1993)．（共著） 1993
196.	その他	チャージポンピング電流のだれ現象春季応物予稿集，講演番号29p-T-12(1991). （共著） 1991
197.	その他	高性能シャロージャンクションウェルＭＯＳＦＥＴ（Ⅰ）秋季予稿集，講演番号30p-ZM-12，(1991). （単著） 1991
198.	その他	高性能・高誘電体ＬＤＤスペーサＭＯＳＦＥＴ（Ⅰ）春季応物予稿集,講演番号28p-ZB-5(1990). 568頁（共著） 1990
199.	その他	ＬＤＤ窒化膜スペーサのホットキャリア効果への影響（Ⅰ）春季応物予稿集,講演番号2a-ZH-9(1989). 707頁（共著） 1989
200.	その他	ＬＤＤ窒化膜スペーサのホットキャリア効果への影響（Ⅱ）秋季応物予稿集,講演番号28p-A-2(1989). 574頁（共著） 1989
201.	その他	高性能・二重ゲートトレンチＭＯＳＦＥＴ（Ⅰ）秋季応物予稿集6,講演番号5p-E-11(1988). 636頁（共著） 1988
202.	その他	高性能・二重ゲートトレンチＭＯＳＦＥＴ（ＴＤＭＯＳ）春季応物予稿集,講演番号28p-N-6(1988). 592頁（共著） 1988
203.	その他	斜め注入イオンのトレンチ側面での反射解析モデル秋季応物予稿集,講演番号17p-N-12(1987). 504頁（共著） 1987
204.	その他	ハーフミクロンＰＭＯＳＦＥＴにおける新しいホットキャリア現象春季応物予稿集,講演番号29p-D-10(1987). 533頁（共著） 1987
205.	その他	ソース・ドレインホットキャリアによるＬＤＤＭＯＳＦＥＴの劣化秋季応物予稿集,講演番号29p-Q-13(1986). 567頁（共著） 1986
206.	その他	非対称ＬＤＤＭＯＳＦＥＴの信頼性春季応物予稿集,講演番号4p-Q-3(1986). 553頁（共著） 1986
207.	その他	多結晶シリコンとシリコン基板とのダイレクトコンタクト春季応物予稿集,講演番号29p-D-7(1985） 502頁（共著） 1985
208.	その他	ＭＯＳＦＥＴ構造の非対称化による特性変動秋季応物予稿集,講演番号4p-W-7(1985). 456頁（共著） 1985
209.	その他	素子分離領域のサブミクロン化にともなう酸化レートの低下秋季応物予稿集,講演番号6p-N-8(1983). 422頁（共著） 1983
5件表示
全件表示(209件)

■ 学会発表

1.	2022/09/28	Near-IR and UV Photon Emissions from SiGe- and C-Quantum-Dots Fabricated by Hot-Ion Implantation into Si-Oxide Layers（International Conference on Solid State Devices and Materials）
2.	2021/09/08	Enhancement of Photon Emissions from Group-IV-Semiconductor Quantum-Dots in Quartz and Thermal-Oxide Layers（International Conference on Solid State Devices and Materials）
3.	2020/09/30	Different Wavelength Photon Emissions from Group-IV-Semiconductor Quantum-Dots Fabricated by Hot-Ion Implantation Technique（International Conference on Solid State Devices and Materials (SSDM)）
4.	2022/09/20	Si酸化膜中へのダブルSi+/Ge+ホットイオン注入によるSiGe量子ドットの形成（第83回応用物理学会秋季学術講演会）
5.	2022/03/23	クオーツ基板及び熱酸化膜中へのホットイオン注入によって形成したⅣ族半導体量子ドットの比較（第69回応用物理学会春季学術講演会）
6.	2021/09/12	シンターアニールによるSi量子ドットのPL強度増大効果（第82回応用物理学会秋季学術講演会）
7.	2021/03/19	ホットSi+イオン注入法を用いた酸化膜中のSi量子ドットの形成（第68回応用物理学会春季学術講演会）
8.	2021/03/19	Si酸化膜中へのホットダブルSi⁺/C⁺イオン注入法によるSiC量子ドット形成：Si+ドーズ量依存性（第68回応用物理学会春季学術講演会）
9.	2019/11/22	SiC量子ドットを酸化膜中に作る：イオン注入技術総動員法（De Novo Si Workshop）
10.	2019/09/18	ホット-ダブルSi^+/C^＋イオン注入法を用いた酸化膜中のSiC量子ドットの形成（第80回応用物理学会秋季学術講演会）
11.	2019/09/04	SiC Quantum Dots in Si-Oxide Layer Fabricated by Double Hot-Si+/C+-Ion Implantation Technique（International Conference on Solid State Devices and Materials (SSDM)）
12.	2019/06/10	Si Surface Orientation Dependence of SiC Nano-Dot Formation in Hot-C+-Ion Implanted Bulk-Si Substrate（Silicon Nanoelectronics Workshop）
13.	2019/03/09	バルクSi基板へのホットC＋イオン注入法によるSiCナノドット形成 (Ⅳ)：面方位依存性（第66回応用物理学会春季学術講演会）
14.	2019/03/09	多結晶SiとアモルファスSi基板へのホットC＋イオン注入法によるSiCナノドットの形成(Ⅱ):C+ドーズ依存性（第66回応用物理学会春季学術講演会）
15.	2018/11/30	SiCドット形成は基板構造を選ばない（De Novo Si Workshop）
16.	2018/09/19	バルクSi基板中のSiCナノドットサイズのプロセス依存性（第79回応用物理学会秋季学術講演会）
17.	2018/09/19	多結晶SiとアモルファスSi基板へのホットC＋イオン注入法によるSiCナノドットの形成（第79回応用物理学会秋季学　術講演会）
18.	2018/09/12	SiC Dots in Amorphous-Si and Poly-Si Substrates Fabricated by Hot-C+ -Ion Implantation（International Conference on Solid State Devices and Materials）
19.	2018/06/18	SiC Nano-Dot Controlled by Hot-C+-Ion Implantation Conditions in Bulk-Si Substrate for Photonic Devices（IEEE Silicon Nanoelectronics Workshop (SNW)）
20.	2018/03/19	バルクSi基板へのホットC＋注入法によるSiCナノドット形成　(III)：Cドーズ量依存性（第65回応用物理学会春季学術講演会）
21.	2018/03/19	バルクSi基板へのホットC＋イオン注入法によるSiCナノドットの形成(Ⅱ) :イオン注入温度依存性（第65回応用物理学会春季学術講演会）
22.	2018/03/19	多結晶SiへのホットC＋イオン注入法によるSiCナノドットの形成（第65回応用物理学会春季学術講演会）
23.	2017/11/24	SiCドットで光らせる（De Novo Si Workshop）
24.	2017/09/21	Hot-C+-Ion Implantation Optimization for Forming Nano-SiC Region at Surface (100)SOI Substrate（International Conference on Solid State Devices and Materials (SSDM)）
25.	2017/09/21	SiC Nano-Dots in Bulk-Si SubstrateFabricated by Hot-C+-Ion Implantation Technique（International Conference on Solid State Devices and Materials (SSDM)）
26.	2017/09/06	(100)SOI基板表層でのナノ構造SiC形成用ホットC+イオン注入法の最適化（2017年第78回応用物理学会秋季学術講演会）
27.	2017/09/06	バルク Si 基板へのホット C＋イオン注入法による SiC ナノドットの形成（2017年第78回応用物理学会秋季学術講演会）
28.	2017/03/17	Cホットイオン注入法を用いた　　Si1-yCy層の構造解析(Ⅰ)（第64回応用物理学会春季学術講演会）
29.	2016/12/16	シリコンのための炭素活用術（De Novo Si Workshop）
30.	2016/09/29	Novel Band Structure Modulations in Two/Three-Dimensional Silicon Carbon Alloys（International Conference on Solid State Devices and Materials (SSDM)）
31.	2016/09/14	二次元Si系半導体の検討(Ⅳ):紫外領域におけるPL発光（第77回応用物理学会秋季学術講演会）
32.	2016/03/19	二次元Si系半導体の検証(Ⅲ)：半導体膜厚依存性（第63回応用物理学会春季学術講演会）
33.	2015/10/30	次世代シリコン系半導体研究の試み（De Novo Si Workshop）
34.	2015/09/30	Experimental Study on Interface Region of Two-Dimensional Si Layers（International Conference on Solid State Devices and Materials (SSDM)）
35.	2015/09/30	Two Dimensional Si-Based Semiconductor Si1-YCY: C Atom Induced Band Structure Modulation at Visible Region（International Conference on Solid State Devices and Materials (SSDM)）
36.	2015/09/15	二次元Si系半導体の検討（Ⅱ）：C添加による物性変調（秋季応用物理学会）
37.	2015/03/11	数nm-CMOS 素子用二次元Si層の検討 (Ⅹ)：水素アニールによる影響（第62回応用物理学会春季学術講演会）
38.	2015/03/11	数nm-MOS素子用二次元Si層検討（Ⅺ）：C添加による物性変調（第62回応用物理学会春季学術講演会）
39.	2014/11	将来デバイスに向けたシリコン系基盤研究の集い：CMOS のための現代歪考（De Novo Si Workshop）
40.	2014/09	Impact of Surface Oxide Layer on Band Structure Modulation in Si Quantum W ell Structures（International Conference on Solid State Devices and Materials (SSDM)）
41.	2014/09	n+/p+-Single Doping Effects on Impurity Band Structure Modulation in Two Dimens ional Si Layers（International Conference on Solid State Devices and Materials (SSDM)）
42.	2014/09	数nm-CMOS素子用2DSi層の検討（IX)：量子閉じ込め効果の結晶方位依存性へのドーパントの影響（第75回応用物理学会秋季学術講演会）
43.	2014/09	数nm-CMOS素子用二次元Si層の検討（VIII）：酸化膜応力によるバンド変調（第75回応用物理学会秋季学術講演会）
44.	2014/03	春季応物学会：数nm-CMOS素子用二次元Si層の検討(Ⅶ):量子的閉じ込め効果のドナー/アクセプター濃度依存性
45.	2014/03	春季応物学会：数nm-CMOS 素子用二次元Si 層の検討（Ⅵ）：閉じ込め効果の異方性のSi 膜厚依
46.	2013/09	SSDM:Anisotropic Phonon-Confinement-Effects/Band-Structure-Modulation of Two-Dimensional Si Layers Fabricated on Silicon-on-Quartz Substrates
47.	2013/09	SSDM:Physical Limitation of pn Junction in Two Dimensional Si Layers for Future CMOS
48.	2013/09	秋季応物学会：数nm-CMOS素子用二次元Si層の検討(3):量子的閉じ込め効果の異方性
49.	2013/09	秋季応物学会：数nm-CMOS素子用二次元Si層の検討(5):高濃度不純物原子のバンド変調/フォノン閉じ込め効果への影響
50.	2013/09	秋季応物学会：数nm-CMOS 素子用二次元Si 層の検討（IV）：光学特性の変調効果
51.	2013/03	応用物理学会：数nm-CMOS 素子用2 次元Si 層の検討（II）：バンド構造の変調効果
52.	2013/03	応用物理学会：数nm-CMOS 素子用2 次元Si 層の検討（I）：フォノン閉じ込め効果の面方位/歪み依存性
53.	2012/09	SSDM:Ion Species Dependence of Relaxation Phenomena of Strained SiGe Layers Formed by Ion Implantation Induced Relaxation Technique
54.	2012/09	SSDM:Surface-Orientation/Strain Dependence of Quantum Confinement Effects in Si Monolayers for Future CMOS Devices
55.	2012/09	応用物理学会：数nm-CMOS素子用Si単原子層の検討（II）：フォトルミネッセンス特性
56.	2012/03	応用物理学会：単一半導体を用いた新ソースへテロ構造の検討（VI）：H+イオン注入による良好な結晶性の実現
57.	2012/03	応用物理学会：数nm-CMOS素子用Si単原子層の検討（I）：量子的閉じ込め効果の検証
58.	2011/09	SSDM:Experimental Study of Si Monolayers for Future Extremely-Thin SOIs (ETSOIs): Phonon Confinement Effects and Strain due to Si Bending
59.	2011/09	SSDM:Lateral Source Relaxed/Strained Layer Heterostructures for Ballistic CMOS: Physical Relaxation Mechanism for Strained Layers by O+ Ion Implantation
60.	2011/09	応用物理学会：単一半導体を用いた新ソースへテロ構造の検討（V）：緩和／歪みSiヘテロ構造の結晶性
61.	2011/03	応物学会：単一半導体を用いた新ソースへテロ構造の検討（IV）：歪みSi層の緩和メカニズム
62.	2010/11	Performance Variations of Ballistic and Quasi-Ballistic MOSFETs - Analytical Variation Model for Virtual Source Potential and kT-Layer Length -
63.	2010/09	SSDM：Abrupt Source Heterostructures with Lateral-Relaxed/Strained Layers for Quasi-Ballistic CMOS Transistors using Lateral Strain Control Technique of Strained Substrates
64.	2010/09	応用物理学会：単一半導体を用いた新ソースへテロ構造の検討（III）：急峻な横方向歪み分布の実現
65.	2010/06	International Symposium on Technology Evolution for Silicon Nano-Electronics ：Source Heterojunction with Relaxed/Strained-Layers for Quasi-Ballistic CMOS Transistors
66.	2010/03	応用物理学会
67.	2010/01	シリコンナノエレクトロニクスの新展開
68.	2009/10	SSDM
69.	2009/08	応用物理学会
70.	2009/08	シリコンナノエレクトロニクスの新展開
71.	2009/01	シリコンナノエレクトロニクスの新展開
72.	2008/09	応用物理学会
73.	2008/08	NSC-JST Nano Device Workshop
74.	2008/08	シリコンナノエレクトロニクスの新展開
75.	2008/06	Symp. VLSI TEch.
76.	2007/09	SSDM
77.	2007/09	応用物理学会
78.	2007/03	応用物理学会
79.	2006/12	International Electron Devices Metting
80.	2006/11	薄膜材料デバイス研究会
81.	2006/04	Int. Symp. VLSI Tech. and System & Appl.　(VLSI-TSA)
82.	2005/12	ビギナーのための半導体講座
83.	2005/11	新構造トランジスタと新材料徹底検証
84.	2005/09	SSDM
85.	2005/09	応用物理学会
86.	2005/08	ビギナーのための半導体講座
87.	2005/04	ビギナーのための半導体講座
88.	2005/03	応用物理学会
89.	2004/09	応用物理学会
90.	2004/08	ビギナーのための半導体講座
91.	2004/07	電子材料研究会
92.	2004/06	Symp. VLSI Tech.
93.	2004/05	International SiGe Technology and Device Meeting (ISTDM)
94.	2004/04	ビギナーのための半導体講座
95.	2003/12	iedm
96.	2003/12	SEMI Technology Symposium
97.	2003/06	Symp. VLSI Tech.
98.	2003	半導体・集積回路技術シンポジウム
99.	2003	電子デバイス研究会
100.	2002/12	iedm
101.	2002/06	Symp. VLSI Tech.
102.	2002	International Semiconductor Technology Conference
103.	2002	応用物理学会シリコンテクノロジー分科会
104.	2001/09	SSDM
105.	2001	電気学会　電子・情報・システム部門大会
106.	2000/12	SEMI Technlogy Symposium
107.	2000/06	Symp. VLSI Tech.
108.	2000	Topical Workshop on Heterojunction Microelectronics
109.	1999/12	iedm
110.	1998/01	SPIE Photonics West
111.	1996/12	iedm
112.	1995/08	International Conference on Solid State Devices and Materials (SSDM)
113.	1994/06	Symp. VLSI Tech.
114.	1993/06	Symp. VLSI. Tech.
115.	1992/12	iedm
116.	1991/06	Symp. VLSI Tech.
117.	1989/12	iedm
118.	1988/12	iedm
119.	1988/06	IEEE International Symposium on VLSI Technology (Symp. VLSI Tech.)
120.	1986/12	iedm
121.	1985/12	IEEE International Electron Devices Meeting (iedm)
5件表示
全件表示(121件)

■ 職歴

1.	2008/07～2013/03	産業技術総合研究所客員研究員
2.	2004/04～2008/03	産業技術総合研究所客員研究員
3.	1999/04～2008/03	放送大学兼任（非常勤）講師

■ 所属学会

1.	2004/12～	米国物理学会
2.	1987～	日本物理学会
3.	1986～	IEEE
4.	1983～	日本応用物理学会

■ 研究課題・受託研究・科研費

1.	2017/04～2020/03	炭素ホットイオン注入法を用いた二次元シリコンカーバイド及びグラフェンの基盤研究基盤研究（C)
2.	2012/04～2015/03	半導体単原子層を用いた超微細素子の基盤研究基盤研究（C)
3.	2008/04～2010/03	ソースヘテロ構造を用いたバリスティック素子の基盤研究特定領域研究
4.	2018/04～2021/03	PN接合内蔵電位依存少数キャリヤ再結合欠陥調査及び解析の研究基盤研究(C)（一般）
5.	2013/04～2016/03	金属仕事関数誘起高効率シリコンソーラーセルの研究基盤研究C
6.	2010/04～2013/03	マイクロ波フリーキャリヤ吸収法による非熱平衡プロセス処理起因欠陥とその制御の研究基盤研究Ｃ
7.	2009/04～2012/03	歪制御による同一半導体を用いたヘテロ素子構造の研究基盤C
8.	2008/04～2011/03	イオンビーム照射を利用したシリコン半導体とダイヤモンド半導体の高機能化の研究その他の補助金・助成金
9.	2004/04～	新機能半導体基板の開発と，ナノ領域での半導体素子の研究/開発及びその電子輸送現象の解明個人研究
10.	2004/04～	新機能半導体基板の開発と，ナノ領域での半導体素子の研究/開発及びその電子輸送現象の解明国内共同研究
5件表示
全件表示(10件)

■ ホームページ

Mizuno Lab.

■ メールアドレス

■ 受賞学術賞

1.	2004/12	IEEE Electron Devices Society George Smith Award
2.	2014/09	SSDM Award
3.	2004/03	MIRAIプロジェクト優秀賞受賞（ひずみSOI素子の移動度決定に対して）
4.	2004/02	IEEE-ISSCC　Takuo Sugano Award受賞（ひずみSOI技術に対して）
5.	2003/04	MIRAIプロジェクト最優秀賞受賞（ひずみSOIのCMOS回路実証に対して）
6.	2000/04	東芝研究開発センター優良賞（ひずみSOI素子実証に対して）
7.	1991/04	日経BP技術賞電子部門賞受賞（新構造素子SJETに対して）
8.	1986	東芝社長賞表彰（1MビットCMOS-DRAM開発に対して）
5件表示
全件表示(8件)

■ 取得特許

1.	2003/06/24	半導体装置及びその製造方法（6583437）
2.	2003/04/18	電界効果トランジスタ及びこれを用いた集積化論理回路（第３４２０１６８号）
3.	2003/01/21	半導体装置及びその製造方法（6509587）
4.	2002/12/06	半導体装置（第３３７８４１４号）
5.	2002/11/12	半導体装置（第３３７２１１０号）
6.	2002/05/10	半導体記憶装置（第３３０５１９７号）
7.	2001/12/04	Semiconductor Devices and Methods for Producing Semiconductor Devices（6326667B1）
8.	2001/06/01	半導体装置（第３１９４８０５号）
9.	2000/08/18	半導体装置及びその製造方法（第３１００６６３号）
10.	2000/08/04	ダイナミック型半導体記憶装置およびその製造方法（第３０９５４５０号）
11.	2000/04/28	半導体装置（第３０６１４０６号）
12.	1999/12/24	半導体装置およびその製造方法（第３０１７８３８号）
13.	1999/05/21	半導体記憶装置（第２９３１６１２号）
14.	1998/12/01	Semiconductor Device Having a Projecting Element Region（5844278）
15.	1998/03/31	Semiconductor Device and Manufacturing Method Therefore（5734181）
16.	1997/12/07	Semiconductor Device and Method for Fabricating The Same（56996401）
17.	1997/12/01	MOS Field Effect Transistor and Method for Manufacturing The Same（5698883）
18.	1996/12/20	半導体装置およびその製造方法（第２１２２５３０号）
19.	1996/11/21	オフセットゲート構造トランジスタおよびその製造方法（第２１１０７２０号）
20.	1996/08/09	半導体装置（第２０７９０００４号）
21.	1996/08/09	絶縁ゲート型電界効果トランジスタおよびその製造方法（第２０８００５４号）
22.	1996/08/02	半導体装置およびその製造方法（第２０８５４６３号）
23.	1996/04/09	半導体装置の製造方法（第２０４１７８６号）
24.	1995/09/18	半導体装置の製造方法（第１９６７６０７号）
25.	1995/07/04	Transistor with an Offset Gate Structure（5430313）
26.	1995/02/15	ＭＯＳ型半導体装置及び製造方法（第１９９５８０４号）
27.	1995/01/23	半導体装置（第１８９８５４０号）
28.	1994/08/08	半導体装置及びその製造方法（第１８６３９３７号）
29.	1994/06/21	半導体装置（第１８５２１４３号）
30.	1994/04/12	Semiconductor Device and Method for Manufacturing the Same（5302844）
31.	1994/04/12	Transistor with an Offset Gate Structure（5302845）
32.	1993/06/01	BICMOS Device with Low Bandgap CMOS Contact Region and Low Bandgap Bipolar Base Region（5216271）
33.	1993/02/26	半導体装置及びその製造方法（第１７３８５７６号）
34.	1993/02/09	Semiconductor Device with Improved Current Drivability（5185646）
35.	1992/06/02	MOS Semiconductor Device Having LDD Structure（5119152）
5件表示
全件表示(35件)

■ 科研費研究者番号

60386810

■ 研究経歴

1.	1986 1989 世界最初の１MビットCMOS-DRAM開発。当時、世界最初の１MビットCMOS-DRAM開発を東芝で行い，東芝社長表彰を受賞"
2.	1991 1996 新構造半導体素子開発。チャネル領域の不純物層を浅くする新構造素子を開発し，チャネルに垂直電界が緩和することにより，キャリア速度が上昇することを実証しました．これにより，日経ＢＰ技術賞電子部門賞を受賞"
3.	1998 半導体格子定数変調技術を用いたひずみSOI素子の開発。
4.	2004 2008 ソースへテロ構造による高速度キャリア注入現象を用いた高速CMOSの研究
5.	2008 2011 イオン注入法を用いた歪／緩和半導体へテロ構造の研究
6.	2012 二次元Si半導体における量子閉じ込め効果の研究
5件表示
全件表示(6件)

■ 共同研究希望テーマ

半導体基板／素子

■ 本学関連サイト

1.	「神大の先生」サイトページ