研究者情報 - 水野　智久

（最終更新日：2019-09-05 21:04:07）

  ミズノ　トモヒサ   Mizuno Tomohisa
  水野　智久
   所属   神奈川大学理学部数理・物理学科

職種教授

■ 学会発表

1.	2019/09/04	SiC Quantum Dots in Si-Oxide Layer Fabricated by Double Hot-Si+/C+-Ion Implantation Technique（International Conference on Solid State Devices and Materials (SSDM)）
2.	2019/06/10	Si Surface Orientation Dependence of SiC Nano-Dot Formation in Hot-C+-Ion Implanted Bulk-Si Substrate（Silicon Nanoelectronics Workshop）
3.	2019/03/09	バルクSi基板へのホットC＋イオン注入法によるSiCナノドット形成 (Ⅳ)：面方位依存性（第66回応用物理学会春季学術講演会）
4.	2019/03/09	多結晶SiとアモルファスSi基板へのホットC＋イオン注入法によるSiCナノドットの形成(Ⅱ):C+ドーズ依存性（第66回応用物理学会春季学術講演会）
5.	2018/09/19	バルクSi基板中のSiCナノドットサイズのプロセス依存性（第79回応用物理学会秋季学術講演会）
6.	2018/09/19	多結晶SiとアモルファスSi基板へのホットC＋イオン注入法によるSiCナノドットの形成（第79回応用物理学会秋季学　術講演会）
7.	2018/09/12	SiC Dots in Amorphous-Si and Poly-Si Substrates Fabricated by Hot-C+ -Ion Implantation（International Conference on Solid State Devices and Materials）
8.	2018/06/18	SiC Nano-Dot Controlled by Hot-C+-Ion Implantation Conditions in Bulk-Si Substrate for Photonic Devices（IEEE Silicon Nanoelectronics Workshop (SNW)）
9.	2018/03/19	バルクSi基板へのホットC＋イオン注入法によるSiCナノドットの形成(Ⅱ) :イオン注入温度依存性（第65回応用物理学会春季学術講演会）
10.	2018/03/19	バルクSi基板へのホットC＋注入法によるSiCナノドット形成　(III)：Cドーズ量依存性（第65回応用物理学会春季学術講演会）
11.	2018/03/19	多結晶SiへのホットC＋イオン注入法によるSiCナノドットの形成（第65回応用物理学会春季学術講演会）
12.	2017/09/21	Hot-C+-Ion Implantation Optimization for Forming Nano-SiC Region at Surface (100)SOI Substrate（SSDM）
13.	2017/09/21	SiC Nano-Dots in Bulk-Si SubstrateFabricated by Hot-C+-Ion Implantation Technique（SSDM）
14.	2017/09/06	(100)SOI基板表層でのナノ構造SiC形成用ホットC+イオン注入法の最適化（2017年第78回応用物理学会秋季学術講演会）
15.	2017/09/06	バルク Si 基板へのホット C＋イオン注入法による SiC ナノドットの形成（2017年第78回応用物理学会秋季学術講演会）
16.	2017/03/17	Cホットイオン注入法を用いた　　Si1-yCy層の構造解析(Ⅰ)（第64回応用物理学会春季学術講演会）
17.	2016/12/16	シリコンのための炭素活用術（De Novo Si Workshop）
18.	2016/09/29	Novel Band Structure Modulations in Two/Three-Dimensional Silicon Carbon Alloys（SSDM）
19.	2016/09/14	二次元Si系半導体の検討(Ⅳ):紫外領域におけるPL発光（秋季応用物理学会）
20.	2016/03/19	二次元Si系半導体の検証(Ⅲ)：半導体膜厚依存性（春季応用物理学会）
21.	2015/10/30	次世代シリコン系半導体研究の試み（De Novo Si Workshop）
22.	2015/09/30	Experimental Study on Interface Region of Two-Dimensional Si Layers（SSDM）
23.	2015/09/30	Two Dimensional Si-Based Semiconductor Si1-YCY: C Atom Induced Band Structure Modulation at Visible Region（SSDM）
24.	2015/09/15	二次元Si系半導体の検討（Ⅱ）：C添加による物性変調（秋季応用物理学会）
25.	2015/03/11	数nm-CMOS 素子用二次元Si層の検討 (Ⅹ)：水素アニールによる影響（第62回応用物理学会春季学術講演会）
26.	2015/03/11	数nm-MOS素子用二次元Si層検討（Ⅺ）：C添加による物性変調（第62回応用物理学会春季学術講演会）
27.	2014/11	将来デバイスに向けたシリコン系基盤研究の集い：CMOS のための現代歪考（De Novo Si Workshop）
28.	2014/09	SSDM: Impact of Surface Oxide Layer on Band Structure Modulation in Si Quantum W ell Structures
29.	2014/09	SSDM: n+/p+-Single Doping Effects on Impurity Band Structure Modulation in Two Dimens ional Si Layers
30.	2014/09	秋季応物学会：数nm-CMOS素子用2DSi層の検討（IX)：量子閉じ込め効果の結晶方位依存性へのドーパントの影響
31.	2014/09	秋季応物学会：数nm-CMOS素子用二次元Si層の検討（VIII）：酸化膜応力によるバンド変調
32.	2014/03	春季応物学会：数nm-CMOS 素子用二次元Si 層の検討（Ⅵ）：閉じ込め効果の異方性のSi 膜厚依
33.	2014/03	春季応物学会：数nm-CMOS素子用二次元Si層の検討(Ⅶ):量子的閉じ込め効果のドナー/アクセプター濃度依存性
34.	2013/09	SSDM:Anisotropic Phonon-Confinement-Effects/Band-Structure-Modulation of Two-Dimensional Si Layers Fabricated on Silicon-on-Quartz Substrates
35.	2013/09	SSDM:Physical Limitation of pn Junction in Two Dimensional Si Layers for Future CMOS
36.	2013/09	秋季応物学会：数nm-CMOS 素子用二次元Si 層の検討（IV）：光学特性の変調効果
37.	2013/09	秋季応物学会：数nm-CMOS素子用二次元Si層の検討(3):量子的閉じ込め効果の異方性
38.	2013/09	秋季応物学会：数nm-CMOS素子用二次元Si層の検討(5):高濃度不純物原子のバンド変調/フォノン閉じ込め効果への影響
39.	2013/03	応用物理学会：数nm-CMOS 素子用2 次元Si 層の検討（II）：バンド構造の変調効果
40.	2013/03	応用物理学会：数nm-CMOS 素子用2 次元Si 層の検討（I）：フォノン閉じ込め効果の面方位/歪み依存性
41.	2012/09	SSDM:Ion Species Dependence of Relaxation Phenomena of Strained SiGe Layers Formed by Ion Implantation Induced Relaxation Technique
42.	2012/09	SSDM:Surface-Orientation/Strain Dependence of Quantum Confinement Effects in Si Monolayers for Future CMOS Devices
43.	2012/09	応用物理学会：数nm-CMOS素子用Si単原子層の検討（II）：フォトルミネッセンス特性
44.	2012/03	応用物理学会：数nm-CMOS素子用Si単原子層の検討（I）：量子的閉じ込め効果の検証
45.	2012/03	応用物理学会：単一半導体を用いた新ソースへテロ構造の検討（VI）：H+イオン注入による良好な結晶性の実現
46.	2011/09	SSDM:Experimental Study of Si Monolayers for Future Extremely-Thin SOIs (ETSOIs): Phonon Confinement Effects and Strain due to Si Bending
47.	2011/09	SSDM:Lateral Source Relaxed/Strained Layer Heterostructures for Ballistic CMOS: Physical Relaxation Mechanism for Strained Layers by O+ Ion Implantation
48.	2011/09	応用物理学会：単一半導体を用いた新ソースへテロ構造の検討（V）：緩和／歪みSiヘテロ構造の結晶性
49.	2011/03	応物学会：単一半導体を用いた新ソースへテロ構造の検討（IV）：歪みSi層の緩和メカニズム
50.	2010/11	Performance Variations of Ballistic and Quasi-Ballistic MOSFETs - Analytical Variation Model for Virtual Source Potential and kT-Layer Length -
51.	2010/09	SSDM：Abrupt Source Heterostructures with Lateral-Relaxed/Strained Layers for Quasi-Ballistic CMOS Transistors using Lateral Strain Control Technique of Strained Substrates
52.	2010/09	応用物理学会：単一半導体を用いた新ソースへテロ構造の検討（III）：急峻な横方向歪み分布の実現
53.	2010/06	International Symposium on Technology Evolution for Silicon Nano-Electronics ：Source Heterojunction with Relaxed/Strained-Layers for Quasi-Ballistic CMOS Transistors
54.	2010/03	応用物理学会
55.	2010/01	シリコンナノエレクトロニクスの新展開
56.	2009/10	SSDM
57.	2009/08	シリコンナノエレクトロニクスの新展開
58.	2009/08	応用物理学会
59.	2009/01	シリコンナノエレクトロニクスの新展開
60.	2008/09	応用物理学会
61.	2008/08	NSC-JST Nano Device Workshop
62.	2008/08	シリコンナノエレクトロニクスの新展開
63.	2008/06	Symp. VLSI TEch.
64.	2007/09	SSDM
65.	2007/09	応用物理学会
66.	2007/03	応用物理学会
67.	2006/12	International Electron Devices Metting
68.	2006/11	薄膜材料デバイス研究会
69.	2006/04	Int. Symp. VLSI Tech. and System & Appl.　(VLSI-TSA)
70.	2005/12	ビギナーのための半導体講座
71.	2005/11	新構造トランジスタと新材料徹底検証
72.	2005/09	SSDM
73.	2005/09	応用物理学会
74.	2005/08	ビギナーのための半導体講座
75.	2005/04	ビギナーのための半導体講座
76.	2005/03	応用物理学会
77.	2004/09	応用物理学会
78.	2004/08	ビギナーのための半導体講座
79.	2004/07	電子材料研究会
80.	2004/06	Symp. VLSI Tech.
81.	2004/05	International SiGe Technology and Device Meeting (ISTDM)
82.	2004/04	ビギナーのための半導体講座
83.	2003/12	iedm
84.	2003/12	SEMI Technology Symposium
85.	2003/06	Symp. VLSI Tech.
86.	2003	電子デバイス研究会
87.	2003	半導体・集積回路技術シンポジウム
88.	2002/12	iedm
89.	2002/06	Symp. VLSI Tech.
90.	2002	International Semiconductor Technology Conference
91.	2002	応用物理学会シリコンテクノロジー分科会
92.	2001/09	SSDM
93.	2001	電気学会　電子・情報・システム部門大会
94.	2000/12	SEMI Technlogy Symposium
95.	2000/06	Symp. VLSI Tech.
96.	2000	Topical Workshop on Heterojunction Microelectronics
97.	1999/12	iedm
98.	1998/01	SPIE Photonics West
99.	1996/12	iedm
100.	1995/08	International Conference on Solid State Devices and Materials (SSDM)
101.	1994/06	Symp. VLSI Tech.
102.	1993/06	Symp. VLSI. Tech.
103.	1992/12	iedm
104.	1991/06	Symp. VLSI Tech.
105.	1989/12	iedm
106.	1988/12	iedm
107.	1988/06	IEEE International Symposium on VLSI Technology (Symp. VLSI Tech.)
108.	1986/12	iedm
109.	1985/12	IEEE International Electron Devices Meeting (iedm)
5件表示
全件表示(109件)

■ 著書・論文歴

1.	論文	SiC nano-dot formation in bulk-Si substrate using hot-C+-ion implantation process （共著） 2019/07
2.	論文	SiC nanodot formation in amorphous-Si and poly-Si substrates using a hot-C+-ion implantation technique （共著） 2019/02
3.	論文	Nano-SiC region formation in (100)Si-on-insulator substrate: Optimization of hot-C+-ion implantation process to improve photoluminescence intensity （共著） 2018/03
4.	論文	SiC Quantum Dots in Si-Oxide Layer Fabricated by Double Hot-Si+/C+-Ion Implantation Technique （共著） 2019/09
5.	論文	Si Surface Orientation Dependence of SiC Nano-Dot Formation in Hot-C+-Ion Implanted Bulk-Si Substrate （共著） 2019/06
6.	論文	SiC Dots in Amorphous-Si and Poly-Si Substrates Fabricated by Hot-C+ -Ion Implantation （共著） 2018/09
7.	論文	SiC Nano-Dot Controlled by Hot-C+-Ion Implantation Conditions in Bulk-Si Substrate for Photonic Devices （共著） 2018/06
8.	論文	Hot-C+-Ion Implantation Optimization for Forming Nano-SiC Region at Surface (100)SOI Substrate （共著） 2017/09
9.	論文	SiC Nano-Dots in Bulk-Si Substrate Fabricated by Hot-C+-Ion Implantation Technique （共著） 2017/09
10.	論文	Material structure of two-/three-dimensional Si-C layers fabricated by hot-C+-ion implantation into Si-on-insulator substrate （共著） 2017/03
11.	論文	Novel Band Structure Modulations in Two/Three-Dimensional Silicon Carbon Alloys （共著） 2016/09
12.	論文	C-atom-induced bandgap modulation in two-dimensional (100) silicon carbon alloys （共著） 2016/03
13.	論文	Experimental study on interface region of two-dimensional Si Layers using forming gas annealing （共著） 2016/03
14.	論文	Heat treatment in 110 C liquid water used for passivating silicon surfaces （共著） 2016
15.	論文	Experimental Study on Interface Region of Two-Dimensional Si Layers （共著） 2015/09
16.	論文	Two Dimensional Si-Based Semiconductor Si1-YCY : C Atom Induced Band Structure Modulation at Visible Region （共著） 2015/09
17.	論文	Impurity doping effects on impurity band structure modulation in two dimensional n+ and p+ Si layers for future CMOS （共著） 2015/01
18.	論文	Surface-oxide stress induced band-structure modulation in two-dimensional Si layers （共著） 2015/01
19.	論文	Laser annealing of plasma-damaged silicon surface （共著） 2015
20.	論文	Passivation of silicon surfaces by heat treatment in liquid water at 110 °C （共著） 2015
21.	論文	Photoinduced carrier annihilation in silicon pn junction （共著） 2015
22.	論文	Impact of Surface Oxide Layer on Band Structure Modulation in Si Quantum W ell Structures （共著） 2014/09
23.	論文	n+/p+-Single Doping Effects on Impurity Band Structure Modulation in Two Dimens ional Si Layers （共著） 2014/09
24.	論文	Crystal direction dependence of quantum confinement effects of two-dimensional Si layers fabricated on silicon-on-quartz substrates: modulation of phonon spectra and energy-band structures （共著） 2014/04
25.	論文	Quantum confinement effects in doped two-dimensional Si layers: novel device design for two-dimensional pn-junction structures （共著） 2014/04
26.	論文	Anisotropic Phonon-Confinement-Effects/Band-Structure-Modulation of Two-Dimensional Si Layers Fabricated on Silicon-on-Quartz Substrates （共著） 2013/09
27.	論文	Passivation of Silicon Surface by Laser Rapid Heating （共著） 2013/09
28.	論文	Physical Limitation of pn Junction in Two Dimensional Si Layers for Future CMOS （共著） 2013/09
29.	論文	Experimental Study on Surface-Orientation/Strain Dependence of Phonon Confinement Effects and Band Structure Modulation in Two-Dimensional Si Layers （共著） 2013/04
30.	論文	Ion Species Dependence of Relaxation Phenomena of Strained SiGe Layers Formed by Ion Implantation Induced Relaxation Technique （共著） 2013/04
31.	論文	低次元半導体構造の研究（共著） 2013
32.	論文	Ion Species Dependence of Relaxation Phenomena of Strained SiGe Layers Formed by Ion Implantation Induced Relaxation Technique （共著） 2012/09
33.	論文	Surface-Orientation/Strain Dependence of Quantum Confinement Effects in Si Monolayers for Future CMOS Devices （共著） 2012/09
34.	論文	Postannealing Effects on Strain/Crystal Quality Lateral Source Relaxed/Strained Heterostructures Fabricated by O+ Ion Implantation （共著） 2012/04
35.	論文	Experimental Study of Silicon Monolayers for Future Extremely Thin Silicon-on-Insulator Devices: Phonon/Band Structures Modulation Due to Quantum Confinement Effects （共著） 2012/02
36.	論文	Experimental Study of Si Monolayers for Future Extremely-Thin SOIs (ETSOIs): Phonon Confinement Effects and Strain due to Si Bending （共著） 2011/09
37.	論文	Lateral Source Relaxed/Strained Layer Heterostructures for Ballistic CMOS: Physical Relaxation Mechanism for Strained Layers by O+ Ion Implantation （共著） 2011/09
38.	論文	Abrupt Lateral-Source Heterostructures with Lateral-Relaxed/Strained Layers for Ballistic CMOS Transistors Fabricated by Local O+ Ion Induced Relaxation Technique of Strained Substrates （共著） 2011/04
39.	論文	Novel Source Heterojunction Structures with Relaxed-/Strained-Layers for Quasi-Ballistic CMOS Transistors （共著） 2011/02
40.	論文	Experimental Study of Single Source-Heterojunction MOS Transistors (SHOTs) for Quasi-Ballistic Regime: Optimization of Source-Hetero Structures and Electron Velocity Characteristics at Low Temperature （共著） 2011/01
41.	論文	Performance Variations of Ballistic and Quasi-Ballistic MOSFETs - Analytical Variation Model for Virtual Source Potential and kT-Layer Length - （共著） 2010/11
42.	論文	Abrupt Source Heterostructures with Lateral-Relaxed/Strained Layers for Quasi-Ballistic CMOS Transistors using Lateral Strain Control Technique of Strained Substrates （共著） 2010/09
43.	論文	Source Heterojunction with Relaxed/Strained-Layers for Quasi-Ballistic CMOS Transistors （共著） 2010/06
44.	論文	New Source Heterojunction Structures with Relaxed-/Strained-Semiconductors for Quasi-Ballistic Complementary-Metal-Oxide-Semiconductor (CMOS) Transistors: Relaxation Technique of Strained-Substrates and Design of Sub-10nm Devices （共著） 2010/04
45.	論文	Analysis of Microwave Absorption by Photo-Induced Carriers at PN Junction Formed by Ion Implantation （共著） 2009/11
46.	論文	Novel Source Heterojunction Structures with Relaxed-/Strained-Layers for Quasi-Ballistic CMOS Transistors using Ion Implantation Induced Relaxation Technique of Strained-Substrates （共著） 2009/10
47.	論文	高速バリスティック伝導用の新構造半導体デバイスの研究：ソースヘテロ構造による電子速度の向上（単著） 2009/10
48.	論文	Experimental Study for Ballistic MOSFETs using Source Heterojunction Band Offset Structures (Invited) （共著） 2008/08
49.	論文	Experimental Study of Single Source-Heterojunction MOS Transistors (SHOTs) under Quasi-Ballistic Transport （共著） 2008/06
50.	論文	Physical Mechanism for Hole Mobility Enhancement in (110)-Surface Strained-Si/Strained-SiGe Structures with Anisotropic/Biaxial Strain （共著） 2007/09
51.	論文	Device Design of High-Speed Source-Heterojunction-MOS-Transistors (SHOT): Optimization of Source Band-Offset and Graded-Heterojunction （共著） 2007
52.	論文	Novel Anisotropic Strain Engineering on (110)-Surface SOI CMOS Devices using Combination of Local/Global Strain Techniques （共著） 2006/12
53.	論文	トランジスタ特性揺らぎの物理（単著） 2006/09
54.	論文	Strained-SOI Technology for High-Speed CMOS Operation (Invited) （共著） 2006
55.	論文	Device Design of High-Speed Source-Heterojunction-MOS-Transistors (SHOT) under 10-nm Regime （共著） 2005/09
56.	論文	(110)-Surface Strained-SOI CMOS Devices （共著） 2005/03
57.	論文	Control of Threshold Voltage and Short Channel Effects in Ultra-Thin Strained-SOI CMOS Devices （共著） 2005
58.	論文	High Performance (110)-Surface Strained-SOI MOSFETs （共著） 2005
59.	論文	High-Speed Source-Heterojunction-MOS-Transistor (SHOT) utilizing High-Velocity Electron Injection （共著） 2005
60.	論文	Subband Structure Engineering for Advanced CMOS Channels （共著） 2005
61.	論文	(110)-Surface Strained-SOI CMOS Technology (Invited) （共著） 2004
62.	論文	High Velocity Electron Injection MOSFETs for Ballistic Transistors using SiGe/Strained-Si Heterojunction Source Structures （共著） 2004
63.	論文	Thin Film Strained-SOI CMOS Devices: Physical Mechanism for Reduction of Carrier Mobility （共著） 2004
64.	論文	ひずみSOI-CMOS素子：Si格子定数の変調技術を用いた高速SOI素子技術（共著） 2004
65.	論文	(110) Strained-SOI n-MOSFETs with Higher Electron Mobility （共著） 2003
66.	論文	(110)-Surface Strained-SOI CMOS Devices with Higher Carrier Mobility （共著） 2003
67.	論文	(110)面高性能ひずみSOI-CMOS （共著） 2003
68.	論文	(110)面高性能ひずみSOI-CMOS素子（単著） 2003
69.	論文	Channel Structure Design, Fabrication and Carrier Transport Properties of Strained-Si/SiGe-On-Insulator (Strained-SOI) MOSFETs (Invited) （共著） 2003
70.	論文	Control of Threshold Voltage and Short Channel Effects in Ultrathin Strained-SOI CMOS （共著） 2003
71.	論文	Evaluation of Dislacation Density of SiGe-on-Insulator Substrates using Enhanced Secco Etching Method （共著） 2003
72.	論文	Fabrication of SiGe-on-Insulator Substrates for High-performance Strained SOI-MOSFETs by Ge-Condensation Technique （共著） 2003
73.	論文	Formation of Strained Si / SiGe on Insulator Structure with a (110) Surface （共著） 2003
74.	論文	High Performance strained-SOI CMOS Devices using Thin Film SiGe-on-Insulator Technology （共著） 2003
75.	論文	Physical Limitation of p-n Junction - Statistical Fluctuations of p-n Junction Depth in MOSFET Array- （単著） 2003
76.	論文	Physical Mechanism for High Hole Mobility of (110)-Surface Strained- and Unstrained-MOSFETs （共著） 2003
77.	論文	Strained SOI Technology for High-Performance, Low Power CMOS Application (Invited) （共著） 2003
78.	論文	Strained-Si/SiGe-on-Insulator CMOS Technology （共著） 2003
79.	論文	Ultrathin Body SiGe-on-Insulator pMOSFETs with High-Mobility SiGe Surface （共著） 2003
80.	論文	ひずみSOI-CMOS素子技術（単著） 2003
81.	論文	ひずみSOI基板を用いた高速CMOS技術（単著） 2003
82.	論文	高性能ひずみSOI-CMOS素子技術―キャリア移動度劣化機構と素子設計（共著） 2003
83.	論文	Advanced CMOS Technology using Strained-SOI Structures (Invited）（共著） 2002
84.	論文	Design for Scaled Thin Film Strained-SOI CMOS Devices with Higher Carrier Mobility （共著） 2002
85.	論文	Device Structure and Electrical Characteristics of Strained-Si-on-Insulator (Strained-SOI) MOSFETs （共著） 2002
86.	論文	Evaluation of Dislocation Density in SiGe on Insulator Substrates by HF Defect （共著） 2002
87.	論文	Evaluation of Relaxation of Strained-Si Layers on SiGe-on-Insulator (SGOI) Substrate after Mesa Isolation （共著） 2002
88.	論文	Experimantal Evidence of Low Dislocation Density of SiGe-on-Insulator Substrates Fabricated by Oxidizing SiGe/SOI Structures （共著） 2002
89.	論文	Fabrication and Device Characteristics of Strained-Si-on-Insulator (Strained-SOI) CMOS (Invited) （共著） 2002
90.	論文	High Performance CMOS Operation of Strained-SOI MOSFETs using Thin Film SiGe-on-Insulator （共著） 2002
91.	論文	High-performance Strained Si-on-Insulator MOSFETs by Novel Fabrication Processes Utilizing Ge-Condensation Technique （共著） 2002
92.	論文	Kinetices of Epitaxial Growth of Si and SiGe Films on (110) Si Substrates （共著） 2002
93.	論文	Nobel SOI p-MOSFETs with Higher Strain in Si Channel Using Double SiGe Hetererostructures （共著） 2002
94.	論文	Relaxed SiGe-on-Insulator Substrates without Thick SiGe Buffer Layers （共著） 2002
95.	論文	Strain relaxation of strained-Si layer on SGOI after FEP process （共著） 2002
96.	論文	Strained-Si-on-Insulator (Strained-SOI) MOSFETs - Concept, Structure, and Device Characteristics (Invited) （共著） 2002
97.	論文	高性能ひずみSOI-CMOS素子（共著） 2002
98.	論文	微細CMOSスケーリングにおけるチャネル高移動度化の重要性―Si/SiGe系ヘテロ構造における高移動度MOSFET （共著） 2002
99.	論文	A Novel Fabrication Technique of Ultra-thin and Relaxed SiGe Buffer Layers with High Ge Fraction for sub-100 nm Strained Silicon-on-Insulator MOSFETs （共著） 2001
100.	論文	Advanced SOI p-MOSFETs with Strained-Si Channel on SiGe-on-Insulator Substrate Fabricated by SIMOX Technology （共著） 2001
101.	論文	Advanced SOI-MOSFETs with Strained-Si/SiGe Heterostructures (Invited) （共著） 2001
102.	論文	Formation of SiGe on Insulator Structure and Approach to Obtain Highly Strained Si Layer for MOSFETs （共著） 2001
103.	論文	Non-stationary Electron/Hole Transport in Sub-0.1 μm MOS Devices - Correlation with Mobility and Low-Power CMOS Application （共著） 2001
104.	論文	Novel Fabrication Technique of Relaxed SiGe-on-Insulator Substrtaes without Thick SiGe Buffer Structures （共著） 2001
105.	論文	Novel Fully-Depleted SiGe-on-Insulator pMOSFETs with High-Mobility SiGe Surface Channels （共著） 2001
106.	論文	SOI構造におけるひずみSiチャネル層の形成と超高速MOSFETへの応用（共著） 2001
107.	論文	Strained-Si-on-Insulator (Strained-SOI) MOSFETs- Concept, Structures and Device Characteristics （共著） 2001
108.	論文	ひずみの導入により高移動度化した新構造SOI-MOSFET （共著） 2001
109.	論文	招待講演:ひずみSOI MOSFETの素子構造と電気的特性（共著） 2001
110.	論文	A Novel Fabrication Technique of Ultra-thin and Relaxed SiGe Buffer Layers with High Ge Content for sub-100 nm Strained Silicon-on-Insulator MOSFETs （共著） 2000
111.	論文	Advanced SOI-MOSFETs with Strained-Si Channel for High Speed CMOS - Electron/Hole Mobility Enhancement - （共著） 2000
112.	論文	Advanced SOI-MOSFETs with Strained-Si/SiGe Heterostructures (Invited) （共著） 2000
113.	論文	Design of SiGe/buried oxide layered structure to form highly strained Si layer on insulator for SOI MOSFETs （共著） 2000
114.	論文	Electron and Hole Mobility Enhancement in Strained-Si MOSFETs on SiGe-on-Insulator Substrates Fabricated by SIMOX Technology （共著） 2000
115.	論文	New Channel Engineering for Sub-100 nm MOS Devices Considering Both Carrier Velocity Overshoot and Statistical Performance Fluctuations （共著） 2000
116.	論文	●●● （共著） 2000
117.	論文	ひずみＳｉチャネルを有する高性能ＳＯＩ－ＭＯＳＦＥＴｓ（単著） 2000
118.	論文	Fabrication of strained silicon layer on thin relaxed SiGe/SiO₂ layer using SIMOX technology （共著） 1999
119.	論文	High Performance Strained-Si p-MOSFETs on SiGe-on-Insulator Substrates Fabricated by SIMOX Technology （共著） 1999
120.	論文	Electron/hole Velocity Overshoot in Sub-100 nm Si-MOSFETs and Its Application for Low Voltage Operation (Invited) （単著） 1998
121.	論文	Physical Limitation and Design for Sub-0.1-μm MOS Devices: Carrier Velocity Overshoot and Performance Fluctuation （共著） 1998
122.	論文	サブ０．１μｍＭＯＳ構造素子における問題点と素子設計法―キャリア速度オーバーシュートと特性ゆらぎをもとにー（単著） 1998
123.	論文	Experimental Analysis of Carrier Velocity Degradation in Sub-0.1 mm Fully-Depleted SOI-MOSFETs （共著） 1997
124.	論文	Experimental Study of Non-Stationary Electron Transport in Sub-0.1 mm Metal-Oxide-Silicon Devices - Velocity Overshoot and Its Degradation Mechanism - （共著） 1997
125.	論文	Non-Stationary Electron/Hole Transport in Sub-0.1mm MOS Devices - Degradation Mechanism and Low Power Application - （共著） 1997
126.	論文	ＭＯＳ構造素子におけるキャリア速度オーバーシュートの限界（共著） 1997
127.	論文	Experimental Study of Carrier Velocity Overshoot in Sub -0.1 mm Devices - Physical Limitation of MOS Structures （共著） 1996
128.	論文	High Performance 0.05 mm SOI MOSFET-Possibility for Velocity Overshoot- （共著） 1996
129.	論文	Influence of Statistical Spatial-Nonuniformity of Dopant Atoms on Threshold Voltage in a System of Many MOSFETs （単著） 1996
130.	論文	The Impact of Floating-Body Effect Suppression on SOI Integrated Circuits （共著） 1996
131.	論文	Velocity Overshoot and Gm Limitation in Sub-0.1 μm Fully-Depleted SOI-MOSFETs （共著） 1996
132.	論文	Velocity Overshoot Greater Than 107 cm/s at Room Temperature in Sub-0.1 mm Silicon-On-Insulator Devices （共著） 1996
133.	論文	微細ＭＯＳトランジスタ特性揺らぎの問題（単著） 1996
134.	論文	A High Performance 0.05 mm MOSFET with Thin SOI/Buried Oxide Structure （単著） 1995
135.	論文	Experimental evidence for statistical-inhomogeneous distributed dopant atoms in a Si metal-oxide-semiconductor field-effect transistor （共著） 1995
136.	論文	Statistical Performance-Instability Due to Three-Dimensional Nonuniformity of Dopant Atoms in a System of Many MOSFETs （単著） 1995
137.	論文	Experimental Study of Threshold Voltage Fluctuation due to Statistical Variation of Channel Doping Number in MOSFET's （共著） 1994
138.	論文	Inverter Performance of 0.10 mm CMOS Operating at Room Temperature （共著） 1994
139.	論文	Performance Fluctuations of 0.10 μm MOSFETs - Limitation of 0.1 μm ULSIs - （共著） 1994
140.	論文	Physical Limitation of ULSIs due to Performace Fluctuations of MOSFETs （単著） 1994
141.	論文	０．２μｍ素子のゆらぎ問題を回避，低電圧化のメリットを享受（単著） 1994
142.	論文	ウェル工程を改良しただけで低電力化と高速化を両立できるＳＪＥＴ（共著） 1994
143.	論文	Analytical Model for High-Performance Shallow-Junction-Well Transistor (SJET) with a Fully Depleted Channel Structure （単著） 1993
144.	論文	Anomalous Resistance in 0.1 mm-Region Ti-Silicided Poly Si Gate （共著） 1993
145.	論文	Experimental Study of Threshold Voltage Fluctuations using an 8k MOSFET's Array （共著） 1993
146.	論文	High-Performance 0.10-mm CMOS Devices Operating at Room Temperature （共著） 1993
147.	論文	Impact of Contact Resistance and Junction Capacitance on the Switching Performance in Scaled 0.1 mm CMOS Devices （共著） 1993
148.	論文	０．１μｍＣＭＯＳの室温動作実証と性能解析（共著） 1993
149.	論文	Gate-Fringing Field Effects on High Performance in High Dielectric LDD Spacer MOSFETs （共著） 1992
150.	論文	High Speed 0.1 μm CMOS Devices Operating at Room Temperature （共著） 1992
151.	論文	Hot-Carrier Effects in 0.1 μm Gate Length CMOS Devices （共著） 1992
152.	論文	室温動作０．１μｍＣＭＯＳの試作及び評価（共著） 1992
153.	論文	High Performance Characteristics in Trench Dual-Gate MOSFET (TDMOS) （共著） 1991
154.	論文	High Performance Shallow Junction Well Transistor (SJET) （共著） 1991
155.	論文	Hot-Carrier Injection Suppression due to the Nitride-Oxide LDD Spacer Structure （共著） 1991
156.	論文	A 45ns 16Mb DRAM with Triple-Well Structure （共著） 1989
157.	論文	A 45ns 16Mb DRAM with Triple-Well Structure （共著） 1989
158.	論文	High Dielectric LDD Spacer Technology for High Performance MOSFET Using Gate-Fringing Field Effects （共著） 1989
159.	論文	Process Technologies for a High Speed 16M DRAM with Trench Type Cell （共著） 1989
160.	論文	Analytical Model for Oblique Ion Reflection at the Si Surface （共著） 1988
161.	論文	High Speed and Highly Reliable Trench MOSFET with Dual-Gate （共著） 1988
162.	論文	Si₃N₄/SiO₂ Spacer Induced High Reliability in LDDMOSFET and Its Simple Degradation Model （共著） 1988
163.	論文	Oxidation Rate Reduction in the Submicrometer LOCOS Process （共著） 1987
164.	論文	New Degradation Phenomena by Source and Drain Hot-Carriers in Half-Micron　P-MOSFET （共著） 1986
165.	論文	A New Degradation Mechanism of Current Drivability and Reliability of Asymmetrical LDD MOSFET's （共著） 1985
166.	論文	An Optimized and Reliable LDD Structure for 1 mm NMOSFET Based on Substrate Current Analysis （共著） 1985
167.	論文	Electrical Properties for MOS LSI's Fabricated Using Stacked Oxides SWAMI Technology （共著） 1985
168.	論文	Reduction of Thermal Oxidation Rate in Fine Silicon Pattern （共著） 1983
169.	その他	12万倍に増えた！進化する記録メディア 2007/03
170.	その他	（110）面ひずみ及び無ひずみ素子における正孔移動度特性（共著） 2004
171.	その他	高性能ひずみSOI-CMOS素子（共著） 2002
172.	その他	Application of Strained-Si Films and Strained-Si-on-Insulator Structures to Advanced CMOS （共著） 2001/01
173.	その他	Temperature Effects on Oxidization Process of SiGe-on-Insulator Structures to Form Thin and High-Ge-content SiGe Virtual Substrates （共著） 2001/01
174.	その他	Device Structure and Electrical Characteristics of Strained-Si-on-Insulator (Strained-SOI) MOSFETs (Invited) （共著） 2001
175.	その他	ITOX法を用いた高品質/応力緩和SGOI基板技術（共著） 2001
176.	その他	SiGe2層構造化によるひずみSOI-MOSFETの正孔移動度向上（共著） 2001
177.	その他	ひずみＳｉチャネルを有するＳＯＩ－ＭＯＳＦＥＴにおける正孔移動度向上（共著） 2000
178.	その他	ひずみＳｉチャネルを有する超高速ＳＯＩ－ＭＯＳＦＥＴの提案とその製法（共著） 2000
179.	その他	イントロダクトリートーク：０．１ｕｍ世代総合技術（単著） 1999
180.	その他	ＭＯＳ素子における拡散層接合深さの統計的ゆらぎの問題（単著） 1998
181.	その他	高速化と特性ゆらぎ抑制が両立する新ＭＯＳ素子設計法（Ⅰ）（単著） 1998
182.	その他	Novel Statistical Fluctuation of Dopant Concentration and Its Influence on Scaled MOS Device Performance （単著） 1997
183.	その他	Ｓｉ酸化の不純物濃度の統計的ゆらぎへの影響（Ⅰ）（単著） 1997
184.	その他	０．１mｍＣＭＯＳのホットキャリア効果の特徴（Ⅰ）（共著） 1993
185.	その他	チャージポンピング電流のだれ現象（共著） 1991
186.	その他	高性能シャロージャンクションウェルＭＯＳＦＥＴ（Ⅰ）（単著） 1991
187.	その他	高性能・高誘電体ＬＤＤスペーサＭＯＳＦＥＴ（Ⅰ）（共著） 1990
188.	その他	ＬＤＤ窒化膜スペーサのホットキャリア効果への影響（Ⅰ）（共著） 1989
189.	その他	ＬＤＤ窒化膜スペーサのホットキャリア効果への影響（Ⅱ）（共著） 1989
190.	その他	高性能・二重ゲートトレンチＭＯＳＦＥＴ（Ⅰ）（共著） 1988
191.	その他	高性能・二重ゲートトレンチＭＯＳＦＥＴ（ＴＤＭＯＳ）（共著） 1988
192.	その他	ハーフミクロンＰＭＯＳＦＥＴにおける新しいホットキャリア現象（共著） 1987
193.	その他	斜め注入イオンのトレンチ側面での反射解析モデル（共著） 1987
194.	その他	ソース・ドレインホットキャリアによるＬＤＤＭＯＳＦＥＴの劣化（共著） 1986
195.	その他	非対称ＬＤＤＭＯＳＦＥＴの信頼性（共著） 1986
196.	その他	ＭＯＳＦＥＴ構造の非対称化による特性変動（共著） 1985
197.	その他	多結晶シリコンとシリコン基板とのダイレクトコンタクト（共著） 1985
198.	その他	素子分離領域のサブミクロン化にともなう酸化レートの低下（共著） 1983
5件表示
全件表示(198件)

■ 学歴

1.	1981/04～1982/10	名古屋大学大学院理学研究科宇宙理学専攻博士課程中退
2.	1979/04～1981/03	名古屋大学大学院理学研究科宇宙理学専攻修士課程修了修士
3.	1991/06 (学位取得)	名古屋大学工学博士
4.	1974/04～1979/03	名古屋大学理学部物理学科卒業

■ 職歴

1.	2008/07～2013/03	産業技術総合研究所客員研究員
2.	2004/04～2008/03	産業技術総合研究所客員研究員
3.	1999/04～2008/03	放送大学兼任（非常勤）講師

■ 所属学会

1.	2004/12～	米国物理学会
2.	1987～	日本物理学会
3.	1986～	IEEE
4.	1983～	日本応用物理学会

■ 研究課題・受託研究・科研費

1.	2018/04～2021/03	PN接合内蔵電位依存少数キャリヤ再結合欠陥調査及び解析の研究基盤研究(C)（一般）
2.	2017/04～2020/03	炭素ホットイオン注入法を用いた二次元シリコンカーバイド及びグラフェンの基盤研究基盤研究（C)
3.	2013/04～2016/03	金属仕事関数誘起高効率シリコンソーラーセルの研究基盤研究C
4.	2012/04～2015/03	半導体単原子層を用いた超微細素子の基盤研究基盤研究（C)
5.	2010/04～2013/03	マイクロ波フリーキャリヤ吸収法による非熱平衡プロセス処理起因欠陥とその制御の研究基盤研究Ｃ
6.	2009/04～2012/03	歪制御による同一半導体を用いたヘテロ素子構造の研究基盤C
7.	2008/04～2011/03	イオンビーム照射を利用したシリコン半導体とダイヤモンド半導体の高機能化の研究その他の補助金・助成金
8.	2008/04～2010/03	ソースヘテロ構造を用いたバリスティック素子の基盤研究特定領域研究
9.	2004/04～	新機能半導体基板の開発と，ナノ領域での半導体素子の研究/開発及びその電子輸送現象の解明個人研究
10.	2004/04～	新機能半導体基板の開発と，ナノ領域での半導体素子の研究/開発及びその電子輸送現象の解明国内共同研究
5件表示
全件表示(10件)

■ ホームページ

Mizuno Lab.

■ メールアドレス

■ 受賞学術賞

1.	2004/12	IEEE Electron Devices Society George Smith Award
2.	2014/09	SSDM Award
3.	2004/03	MIRAIプロジェクト優秀賞受賞（ひずみSOI素子の移動度決定に対して）
4.	2004/02	IEEE-ISSCC　Takuo Sugano Award受賞（ひずみSOI技術に対して）
5.	2003/04	MIRAIプロジェクト最優秀賞受賞（ひずみSOIのCMOS回路実証に対して）
6.	2000/04	東芝研究開発センター優良賞（ひずみSOI素子実証に対して）
7.	1991/04	日経BP技術賞電子部門賞受賞（新構造素子SJETに対して）
8.	1986	東芝社長賞表彰（1MビットCMOS-DRAM開発に対して）
5件表示
全件表示(8件)

■ 現在の専門分野

半導体物理・工学, ナノテクノロジー

■ 取得特許

1.	2003/06/24	半導体装置及びその製造方法（6583437）
2.	2003/04/18	電界効果トランジスタ及びこれを用いた集積化論理回路（第３４２０１６８号）
3.	2003/01/21	半導体装置及びその製造方法（6509587）
4.	2002/12/06	半導体装置（第３３７８４１４号）
5.	2002/11/12	半導体装置（第３３７２１１０号）
6.	2002/05/10	半導体記憶装置（第３３０５１９７号）
7.	2001/12/04	Semiconductor Devices and Methods for Producing Semiconductor Devices（6326667B1）
8.	2001/06/01	半導体装置（第３１９４８０５号）
9.	2000/08/18	半導体装置及びその製造方法（第３１００６６３号）
10.	2000/08/04	ダイナミック型半導体記憶装置およびその製造方法（第３０９５４５０号）
11.	2000/04/28	半導体装置（第３０６１４０６号）
12.	1999/12/24	半導体装置およびその製造方法（第３０１７８３８号）
13.	1999/05/21	半導体記憶装置（第２９３１６１２号）
14.	1998/12/01	Semiconductor Device Having a Projecting Element Region（5844278）
15.	1998/03/31	Semiconductor Device and Manufacturing Method Therefore（5734181）
16.	1997/12/07	Semiconductor Device and Method for Fabricating The Same（56996401）
17.	1997/12/01	MOS Field Effect Transistor and Method for Manufacturing The Same（5698883）
18.	1996/12/20	半導体装置およびその製造方法（第２１２２５３０号）
19.	1996/11/21	オフセットゲート構造トランジスタおよびその製造方法（第２１１０７２０号）
20.	1996/08/09	絶縁ゲート型電界効果トランジスタおよびその製造方法（第２０８００５４号）
21.	1996/08/09	半導体装置（第２０７９０００４号）
22.	1996/08/02	半導体装置およびその製造方法（第２０８５４６３号）
23.	1996/04/09	半導体装置の製造方法（第２０４１７８６号）
24.	1995/09/18	半導体装置の製造方法（第１９６７６０７号）
25.	1995/07/04	Transistor with an Offset Gate Structure（5430313）
26.	1995/02/15	ＭＯＳ型半導体装置及び製造方法（第１９９５８０４号）
27.	1995/01/23	半導体装置（第１８９８５４０号）
28.	1994/08/08	半導体装置及びその製造方法（第１８６３９３７号）
29.	1994/06/21	半導体装置（第１８５２１４３号）
30.	1994/04/12	Semiconductor Device and Method for Manufacturing the Same（5302844）
31.	1994/04/12	Transistor with an Offset Gate Structure（5302845）
32.	1993/06/01	BICMOS Device with Low Bandgap CMOS Contact Region and Low Bandgap Bipolar Base Region（5216271）
33.	1993/02/26	半導体装置及びその製造方法（第１７３８５７６号）
34.	1993/02/09	Semiconductor Device with Improved Current Drivability（5185646）
35.	1992/06/02	MOS Semiconductor Device Having LDD Structure（5119152）
5件表示
全件表示(35件)

■ 科研費研究者番号

60386810

■ 研究経歴

1.	1986 1989 世界最初の１MビットCMOS-DRAM開発。当時、世界最初の１MビットCMOS-DRAM開発を東芝で行い，東芝社長表彰を受賞"
2.	1991 1996 新構造半導体素子開発。チャネル領域の不純物層を浅くする新構造素子を開発し，チャネルに垂直電界が緩和することにより，キャリア速度が上昇することを実証しました．これにより，日経ＢＰ技術賞電子部門賞を受賞"
3.	1998 半導体格子定数変調技術を用いたひずみSOI素子の開発。
4.	2004 2008 ソースへテロ構造による高速度キャリア注入現象を用いた高速CMOSの研究
5.	2008 2011 イオン注入法を用いた歪／緩和半導体へテロ構造の研究
6.	2012 二次元Si半導体における量子閉じ込め効果の研究
5件表示
全件表示(6件)

■ 共同研究希望テーマ

半導体基板／素子